|
adder이든지 기본적으로 원리는 같다고 볼 수 있는데, 이를 설명하면 우선, 반가산기(half adder)를 이용하여 전가산기(full adder)를 만들고 이때 만들어진 전가산기 2개를 이용하여 2digit adder를 설계할 수 있다. 또한 이 때 2 digit adder에 EXORgate를 적용
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
전가산기의 논리회로도
그림 5 전가산기의 기능블럭도
한편, 전가산기는 2 개의 반가산기와 1 개의 OR 게이트로 구성할 수 있다. 그림 2의 반
가산기 기능블럭도를 사용하여 설계한 전가산기의 논리회로도는 그림 6과 같다.
예비보고서를 작성
|
- 페이지 10페이지
- 가격 2,000원
- 등록일 2010.05.03
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리회로를 카르노 맵을 통하여 간단한 논리회로로 구현함으로써 효율적인 회로를 구성할 수 있음을 알 수가 있다. 두 개의 2 진수 X, Y와 자리올림수 C1을 포함하여 3비트를 더할 수 있는 전가산기를 실제로 설계해보고 동작을 확인해 봄으로
|
- 페이지 6페이지
- 가격 6,300원
- 등록일 2015.07.31
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로를 구성하고 주어진 조합대로 입력스위치를 설정하고 합(적색)과 캐리(녹색) 출력조건을 기록한다.
(2) NOT 게이트와 NAND 게이트를 이용하여 4*1 MUX를 설계하고 진리표를 작성한다.
4. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
|
- 페이지 12페이지
- 가격 2,000원
- 등록일 2004.07.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
27489908l(가산기)
4)http://blog.naver.com/tjrnsoehd21?Redirect=Log&logNo=50006917230(반가산기)
5)http://princess.kongju.ac.kr/ (공주대학교 디지털 가상실험실)
6)http://princess.kongju.ac.kr/DigitalMain/dvlec/textbook/chap06/digital06_frame.htm
(가산기, 감산기에 대한 전반적 이론과 소
|
- 페이지 17페이지
- 가격 2,000원
- 등록일 2007.01.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|