[DLD실험3]반가산기,가산기

목차

1. 실험관련내용(이론)

2. 실험계획 및 주의사항

3. Pspice Simulation

4. Referance

본문내용

해 연결하고 실험한 결과를 표 3-4에 기록하여라.
※ 저번 실험과 마찬가지로 0.4V이하는 “0”으로 2.4v이상은 “1”로 됨을 기억해야한다.
표 3-2의 전가산기 진리표와 그 아래 부울대수식을 기반으로 표 3-5의 K-map을 완성하고 간략화 하여라.
※ 위 반가산기와 마찬가지로 수식을 어떻게 정리하는냐에 따라 회로가 여러 가지로 구성이 된다.
표 3-5에서 간략화 된 전가산기를 gate를 사용하여 그림 3-2에 그려라.
※ 이 과정에서 부울대수식을 보면 S의경우는 큰 문제가 없다. 하지만 의 경우 K-map에서 “1”을 어떻게 묶는지에 따라 식이 완전히 달라짐으로 주의해야한다.
그림 3-2에 작성한 회로 그림을 gate를 이용해 연결하고 실험한 결과를 표 3-6에 기록하여라.
※ S의 경우 3-Input EOR은 주어지지 않음으로 의 결과와 를 다시 EOR하면 된다. 이렇게 해야 다음에 에서 가 쓰임으로 훨씬 회로를 간단히 할 수 있다.
Pspice Simulation
반가산기
회로도
Simulation 결과
전가산기
회로도
Simulation 결과
Referance
디지털공학실험(김상욱외 7명) 복두출판사
디지털공학(장은영외 1명) 신화전산기획

키워드

가산기,   반가산기,   논리 회로