목차
멀티플렉서(Multiplexer)
디멀티플렉서 (Demultiplexer)
래치(Latch)회로
디멀티플렉서 (Demultiplexer)
래치(Latch)회로
본문내용
게이트로 구성된 S-R 래치
S
R
Q(t+1)
0
0
(부정)
0
1
1
1
0
0
1
1
Q(t)(불변)
2입력 NAND 게이트는 모든 입력에 논리 1이 입력될 때만이 0이 출력되고, 그 외의 경우는 모두 1이 출력된다. 따라서 2입력 NAND 게이트는 입력 상태 00, 01, 10, 11의 4가지가 입력될 수 있으므로 다음과 같이 설명할 수 있다.
(1) 입력 일 때
입력이 일 때 과 의 출력은 또 하나의 입력에 관계없이 모두 1이 되어 , 인 상태가 된다. 결과적으로 과 의 출력 과 이 되어 서로 보수상태가 아닌 부정 상태가 되어 정상적으로 동작하지 못하므로 동시에 으로 하는 것은 금지된다.
(2) 입력 일 때
입력 이므로 의 출력은 또 하나의 입력인 상태에 관계없이 1이 되어서 이 된다. 따라서 의 입력은 모두 1이므로 의 출력은 이다. 결과적으로 입력이 이 입력되면 의 상태의 관계없이 반드시 출력은 , 이다.
(3) 입력 일 때
입력 이므로 의 출력은 또 하나의 입력인 상태에 관계없이 1이 되어서 이 된다. 따라서 의 입력은 모두 1이므로 의 출력은 이다. 결과적으로 입력이 이 입력되면 의 상태의 관계없이 반드시 출력은 , 이다.
(4) 입력 일 때
① 현재의 출력 상태가 , 인 경우
과 이 에 입력되면, 출력은 이고, 과 이 에 입력되면, 출력은 이므로 , 인 상태에서 이 입력되면 출력은 , 로 현재 상태를 유지한다.
② 현재의 출력 상태가 , 인 경우
과 이 에 입력되면, 출력은 이고, 과 이 에 입력되면, 출력은 이므로 , 인 상태에서 이 입력되면 출력은 , 로 현재 상태를 유지한다.
S
R
Q(t+1)
0
0
(부정)
0
1
1
1
0
0
1
1
Q(t)(불변)
2입력 NAND 게이트는 모든 입력에 논리 1이 입력될 때만이 0이 출력되고, 그 외의 경우는 모두 1이 출력된다. 따라서 2입력 NAND 게이트는 입력 상태 00, 01, 10, 11의 4가지가 입력될 수 있으므로 다음과 같이 설명할 수 있다.
(1) 입력 일 때
입력이 일 때 과 의 출력은 또 하나의 입력에 관계없이 모두 1이 되어 , 인 상태가 된다. 결과적으로 과 의 출력 과 이 되어 서로 보수상태가 아닌 부정 상태가 되어 정상적으로 동작하지 못하므로 동시에 으로 하는 것은 금지된다.
(2) 입력 일 때
입력 이므로 의 출력은 또 하나의 입력인 상태에 관계없이 1이 되어서 이 된다. 따라서 의 입력은 모두 1이므로 의 출력은 이다. 결과적으로 입력이 이 입력되면 의 상태의 관계없이 반드시 출력은 , 이다.
(3) 입력 일 때
입력 이므로 의 출력은 또 하나의 입력인 상태에 관계없이 1이 되어서 이 된다. 따라서 의 입력은 모두 1이므로 의 출력은 이다. 결과적으로 입력이 이 입력되면 의 상태의 관계없이 반드시 출력은 , 이다.
(4) 입력 일 때
① 현재의 출력 상태가 , 인 경우
과 이 에 입력되면, 출력은 이고, 과 이 에 입력되면, 출력은 이므로 , 인 상태에서 이 입력되면 출력은 , 로 현재 상태를 유지한다.
② 현재의 출력 상태가 , 인 경우
과 이 에 입력되면, 출력은 이고, 과 이 에 입력되면, 출력은 이므로 , 인 상태에서 이 입력되면 출력은 , 로 현재 상태를 유지한다.
추천자료
`SK Telecom`의 중국 진출 사례 (국제경영 이동통신 마케팅전략)
비안정멀티바이브레이터
WAVEFORM GENERATOR
[전자공학실험] RLC 소자의 특성, 교류회로 소자의 임피던스 결과리포트
[전자공학실험] 비동기식카운터-결과레포트
서비스유통관리
[전자회로실험] 반파 정류 회로와 전파 정류 회로(예비+결과레포트)
[실험 보고서] 기초 전자전기 휘스톤 브릿지& 스트레인 게이지 (Wheatstone Bridge &...
[전자 회로 실험] (결과) 실험 06 : 증폭기 바이어스와 이득
예비_BJT 전류-전압 특성 및 바이어스 회로
예비_BJT 공통 이미터 증폭기 회로
예비_A_D변환기와 D_A변환기
예비_다이오드응용회로
예비_능동필터