본문내용
CH2를 동시에 관측할 수 있는 회로 연결 상태
↑그림4 CH1, CH2를 동시에 관측할 수 있는 회로도와 연결상태
Scope의 Volts/DIV은 0.25V로 Time/DIV은 10τs(τ=10μs)로 하는 것이 적당할 것이다.
trigger mode는 AUTO, trigger source는 INT(CH1)로 하고 coupling은 FG의 DC성분과 AC성분 모두 필요하기 때문에 DC mode로 설정한다.
3.3 FG의 출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있도록 회로와 scope의 연결 상태를 그려서 제출하라.
FG의 출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있는 회로도와 연결 상태
↑그림5 FG의 출력과 저항전압을 동시에 관측할 수 있는 회로 연결상태
3.4 3.3의 상태에서 FG의 출력을 low=-0.5V, high=+0.5V, 즉 DC offset을 0로 하였을 때 예상파형을 그래프로 그려서 제출하라.
↑그림6 low=-0.5V, high=+0.5V인 저항전압 예상파형
3.5 FG(+) - R -L - FG(-)의 순서로 연결하고 저항의 양단에 scope의 단자(CH1만 사용)를 연결하였을 때 파형이 어떻게 될 것인가 설명하라.
저항의 양단에 CH1 단자를 달았을 때의 예상파형 및 연결도
★예상파형(실험 3.1의 FG의 사각파 그대로 이용)
↑그림7 저항의 양단에 CH1 단자를 달았을 때의 예상파형
※연결도(참고)
↑그림8 저항의 양단에 CH1 단자를 달았을 때의 예상파형
3.6 위에서 계산한 τ가 주기인 사각파를 RL회로에 인가했을 때 예상되는 저항, 커패시터의 전압을 대충 그리고 그 이론적 근거를 설명하라.
주기가 τ인, 예상 저항전압 그래프와 커패시터전압 그래프
★저항전압의 예상파형 그래프
↑그림9 소스전압의 주기가 타우인 저항전압 그래프
★인덕터전압의 예상파형 그래프
↑그림10 소스전압의 주기가 타우인 인덕터전압 그래프
★ 근거
RL직렬회로에서 63%의 전압이 빠져나가는 데 걸리는 시간이 시정수 τ인데, 이 시정수를 FG의 출력의 주기로 설정해버리면, 인덕터전압의 63%의 전압이 방전되기도 전에 다시 충전되어버린다. 다시 충전되는 과정도 FG의 주기가 τ이므로 충분히 충전되지 않아 다시 방전이 시작될 것이다. 따라서 위의 그림10과 같은 파형이 나올 것이다. 저항전압의 파형은 KVL을 통해서 구할 수 있다.(반대로 저항을 구해 KVL로 인덕터전압을 구해도 됨)
↑그림4 CH1, CH2를 동시에 관측할 수 있는 회로도와 연결상태
Scope의 Volts/DIV은 0.25V로 Time/DIV은 10τs(τ=10μs)로 하는 것이 적당할 것이다.
trigger mode는 AUTO, trigger source는 INT(CH1)로 하고 coupling은 FG의 DC성분과 AC성분 모두 필요하기 때문에 DC mode로 설정한다.
3.3 FG의 출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있도록 회로와 scope의 연결 상태를 그려서 제출하라.
FG의 출력(CH1)과 저항전압(CH2)을 동시에 관측할 수 있는 회로도와 연결 상태
↑그림5 FG의 출력과 저항전압을 동시에 관측할 수 있는 회로 연결상태
3.4 3.3의 상태에서 FG의 출력을 low=-0.5V, high=+0.5V, 즉 DC offset을 0로 하였을 때 예상파형을 그래프로 그려서 제출하라.
↑그림6 low=-0.5V, high=+0.5V인 저항전압 예상파형
3.5 FG(+) - R -L - FG(-)의 순서로 연결하고 저항의 양단에 scope의 단자(CH1만 사용)를 연결하였을 때 파형이 어떻게 될 것인가 설명하라.
저항의 양단에 CH1 단자를 달았을 때의 예상파형 및 연결도
★예상파형(실험 3.1의 FG의 사각파 그대로 이용)
↑그림7 저항의 양단에 CH1 단자를 달았을 때의 예상파형
※연결도(참고)
↑그림8 저항의 양단에 CH1 단자를 달았을 때의 예상파형
3.6 위에서 계산한 τ가 주기인 사각파를 RL회로에 인가했을 때 예상되는 저항, 커패시터의 전압을 대충 그리고 그 이론적 근거를 설명하라.
주기가 τ인, 예상 저항전압 그래프와 커패시터전압 그래프
★저항전압의 예상파형 그래프
↑그림9 소스전압의 주기가 타우인 저항전압 그래프
★인덕터전압의 예상파형 그래프
↑그림10 소스전압의 주기가 타우인 인덕터전압 그래프
★ 근거
RL직렬회로에서 63%의 전압이 빠져나가는 데 걸리는 시간이 시정수 τ인데, 이 시정수를 FG의 출력의 주기로 설정해버리면, 인덕터전압의 63%의 전압이 방전되기도 전에 다시 충전되어버린다. 다시 충전되는 과정도 FG의 주기가 τ이므로 충분히 충전되지 않아 다시 방전이 시작될 것이다. 따라서 위의 그림10과 같은 파형이 나올 것이다. 저항전압의 파형은 KVL을 통해서 구할 수 있다.(반대로 저항을 구해 KVL로 인덕터전압을 구해도 됨)
추천자료
조직의 구조와 설계에 관하여
문제중심 학습을 적용한 중등 컴퓨터 수업 설계
4층 엘리베이터 elevator controller 베릴로그 설계
교육방법 및 교육공학 ( 교수설계의 실제-ASSURE모델 )
[전자회로실험] LPF와 HPF 설계 예비레포트
교육방법 및 교육공학 (교수설계의 실제-ASSURE모델)
A/D, D/A 변환기 설계
[전자기학] 변압기 설계
나의 전공 선택과 미래 설계
[사회복지조사론] 연구주제를 개인별로 정하여 연구설계를 직접제출
[전기전자회로실험] 실험6. 논리조합회로의 설계 - 가산기만들기
ASSURE 모델을 적용한 교수설계 - 함수의 정의, 정의역과 공역, 함수값, 치역의 정의, 순서쌍...
실험보고서 - LPF와 HPF설계
소개글