목차
1. 실험목적
2. 기초이론
3. 실험장비 및 재료
4. 실험 절차
5. 실험 고찰
6. 필요한 결과
2. 기초이론
3. 실험장비 및 재료
4. 실험 절차
5. 실험 고찰
6. 필요한 결과
본문내용
, “1”이면 다르다는 것을 나타내는 것이다.
패러티 생성기
패러티 생성기는 n비트 입력 데이타에 포함된 “1”의 개수가 짝수개인지, 홀수개인지 알아 내어 패러티 검사를 하는 회로망에 사용된다. 패러티 생성기는 짝수 패러티와 홀수 패러 티 생성기의 두 가지 종류가 있다. 다음은 홀수 패러티 생성기에 대한 논리식이다.
3. 실험장비 및 재료
CRO, dc and calibrated
dc power supply, +5V at 50mA
Two Switch bank, 5 switches per bank
74HC00 quad 2-input NAND gate
74HC02 quad 2-input NOR gate
74HC20 dual 4-input NAND gate
74HC86 quad exclusive-OR gate
74HC00 dual 4-input NAND gate
4. 실험 절차
이번 실험에 사용되는 모든 IC에 대하여 14번 핀에 Vcc = +5V, 7번 핀에 Vcc = 0V를 인가한다.
그리고 각 회로를 구성하고, 그 회로에 표시된 각 점에서의 논리를 측정하여 표에 기입하라.
1. Exclusive-OR 생성기
그림 4-1. Exclusive-OR 생성기
표 4-1
A
B
X
0
0
0
1
1
0
1
1
그림 4-2. Exclusive-OR 생성기
표 4-2
A
B
X
0
0
0
1
1
0
1
1
그림 4-3. Exclusive-OR 생성기
표 4-3
A
B
X
0
0
0
1
1
0
1
1
표 4-4
A
B
X
0
0
0
1
1
0
1
1
그림 4-4. Exclusive-OR 게이트
2. 반가산기, 반감산기
(a) 반가산기, X+Y
그림 4-5. 반가산기.
표 4-5
X
Y
S
C
0
0
0
1
1
0
1
1
(b) 반감산기, X-Y
그림 4-6. 반감산기
표 4-6
X
Y
D
0
0
0
1
1
0
1
1
3. 이진 비교기
,,, 그리고 를 표 4-7에 주어진 논리값으로 만들고, 표 5-7의 ,,, 그리고 에 해당하는 값을 실험적으로 측정하여 기입하라
그림 4-7. 이진 워드 비교기
표 4-7
0
0
0
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
1
0
4. 패러티 생성기
표 4-8.
X
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
1
표 4-8에 있는 이진 워드,,,, 그리고 값을 가지고 실험하여 X에서 측정되는 값을 표에 기입하라.
그림 4-8. 패러티 생성기
표 4-9는 그림 4-8에 해당하는 회로에 대한 실험 데이터를 가지고 다음 방식을 따라 표를 완성하라. T에 해당하는 열은 이진워드 ,,,,에서 논리 “1”의 총 개수를 기입한다. P에 해당하는 열은 이진워드의 패러티가 “홀수”인지 “짝수”인지에 대하여 기입한다.
표 4-9
T,
Total 1's
P,
ODD or EVEN
X
5. 실험 고찰
1. 그림 4-1의 회로는 exclusive-OR 함수를 어떻게 생성하는가? 특히 게이트 G3에 들어오는 입력을 참고로 하여 토의하라.
2. 그림 4-2의 회로가 기초이론에 있는 논리 방정식과 같음을 보이고, 이것이 exclusive-OR 함수를 만든다는 것을 보여라. (힌트: G1과 G2의 출력에 대한 드모르강 법칙을 사용하고, 카노맵을 그려라)
3. 그림 4-3의 회로가 기초이론에 있는 논리 방정식과 같음을 보이고, 이것이 exclusive-OR 함수를 만든다는 것을 보여라. (힌트: G3의 입력들을 결정하고, 카노맵을 그려라)
6. 필요한 결과
정논리라 가정하고, 해당 실험과정에서 얻어진 실험 데이타를 근거하여 아래의 진리표를 작성하시오. 데이터는 2.5V 이상일 때는 논리“1”로, 그리고 0.5V미만일 때는 논리 “0”으로 한다.
표 4-1.R 표 4-2.R
A
B
X
0
0
0
1
1
0
1
1
A
B
X
0
0
0
1
1
0
1
1
표 4-3.R 표 4-4.R
A
B
X
0
0
0
1
1
0
1
1
A
B
X
0
0
0
1
1
0
1
1
표 4-5.R 표 4-6.R
X
Y
S
0
0
0
1
1
0
1
1
X
Y
D
0
0
0
1
1
0
1
1
표 4-7.R
0
0
0
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
1
0
표 4-8.R
X
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
1
표 4-9
T,
Total 1's
P,
ODD or EVEN
X
패러티 생성기
패러티 생성기는 n비트 입력 데이타에 포함된 “1”의 개수가 짝수개인지, 홀수개인지 알아 내어 패러티 검사를 하는 회로망에 사용된다. 패러티 생성기는 짝수 패러티와 홀수 패러 티 생성기의 두 가지 종류가 있다. 다음은 홀수 패러티 생성기에 대한 논리식이다.
3. 실험장비 및 재료
CRO, dc and calibrated
dc power supply, +5V at 50mA
Two Switch bank, 5 switches per bank
74HC00 quad 2-input NAND gate
74HC02 quad 2-input NOR gate
74HC20 dual 4-input NAND gate
74HC86 quad exclusive-OR gate
74HC00 dual 4-input NAND gate
4. 실험 절차
이번 실험에 사용되는 모든 IC에 대하여 14번 핀에 Vcc = +5V, 7번 핀에 Vcc = 0V를 인가한다.
그리고 각 회로를 구성하고, 그 회로에 표시된 각 점에서의 논리를 측정하여 표에 기입하라.
1. Exclusive-OR 생성기
그림 4-1. Exclusive-OR 생성기
표 4-1
A
B
X
0
0
0
1
1
0
1
1
그림 4-2. Exclusive-OR 생성기
표 4-2
A
B
X
0
0
0
1
1
0
1
1
그림 4-3. Exclusive-OR 생성기
표 4-3
A
B
X
0
0
0
1
1
0
1
1
표 4-4
A
B
X
0
0
0
1
1
0
1
1
그림 4-4. Exclusive-OR 게이트
2. 반가산기, 반감산기
(a) 반가산기, X+Y
그림 4-5. 반가산기.
표 4-5
X
Y
S
C
0
0
0
1
1
0
1
1
(b) 반감산기, X-Y
그림 4-6. 반감산기
표 4-6
X
Y
D
0
0
0
1
1
0
1
1
3. 이진 비교기
,,, 그리고 를 표 4-7에 주어진 논리값으로 만들고, 표 5-7의 ,,, 그리고 에 해당하는 값을 실험적으로 측정하여 기입하라
그림 4-7. 이진 워드 비교기
표 4-7
0
0
0
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
1
0
4. 패러티 생성기
표 4-8.
X
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
1
표 4-8에 있는 이진 워드,,,, 그리고 값을 가지고 실험하여 X에서 측정되는 값을 표에 기입하라.
그림 4-8. 패러티 생성기
표 4-9는 그림 4-8에 해당하는 회로에 대한 실험 데이터를 가지고 다음 방식을 따라 표를 완성하라. T에 해당하는 열은 이진워드 ,,,,에서 논리 “1”의 총 개수를 기입한다. P에 해당하는 열은 이진워드의 패러티가 “홀수”인지 “짝수”인지에 대하여 기입한다.
표 4-9
T,
Total 1's
P,
ODD or EVEN
X
5. 실험 고찰
1. 그림 4-1의 회로는 exclusive-OR 함수를 어떻게 생성하는가? 특히 게이트 G3에 들어오는 입력을 참고로 하여 토의하라.
2. 그림 4-2의 회로가 기초이론에 있는 논리 방정식과 같음을 보이고, 이것이 exclusive-OR 함수를 만든다는 것을 보여라. (힌트: G1과 G2의 출력에 대한 드모르강 법칙을 사용하고, 카노맵을 그려라)
3. 그림 4-3의 회로가 기초이론에 있는 논리 방정식과 같음을 보이고, 이것이 exclusive-OR 함수를 만든다는 것을 보여라. (힌트: G3의 입력들을 결정하고, 카노맵을 그려라)
6. 필요한 결과
정논리라 가정하고, 해당 실험과정에서 얻어진 실험 데이타를 근거하여 아래의 진리표를 작성하시오. 데이터는 2.5V 이상일 때는 논리“1”로, 그리고 0.5V미만일 때는 논리 “0”으로 한다.
표 4-1.R 표 4-2.R
A
B
X
0
0
0
1
1
0
1
1
A
B
X
0
0
0
1
1
0
1
1
표 4-3.R 표 4-4.R
A
B
X
0
0
0
1
1
0
1
1
A
B
X
0
0
0
1
1
0
1
1
표 4-5.R 표 4-6.R
X
Y
S
0
0
0
1
1
0
1
1
X
Y
D
0
0
0
1
1
0
1
1
표 4-7.R
0
0
0
0
0
1
1
0
1
1
1
0
0
0
0
1
1
0
1
0
표 4-8.R
X
0
0
0
0
0
0
1
0
1
0
1
0
1
0
1
0
1
1
1
0
1
1
0
1
1
1
0
1
1
1
0
1
0
0
0
0
0
0
0
1
표 4-9
T,
Total 1's
P,
ODD or EVEN
X