[논리회로실험] 실험6. Bistable or flip-flop 예비보고서

목차

실험 6. Bistable or flip-flop

1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과

본문내용

실험 6. Bistable or flip-flop
1. 목적
Flip-flop 에 대한 여러 가지 형태의 동작과 특성에 대해 공부한다.
1. R-S 플립플롭의 동작원리를 이해한다.
2. D 플립플롭의 동작을 이해한다.
3. J-K 마스터-슬레이브 플립플롭의 동작특성을 이해한다.
2. 실험 기기 및 부품
오실로스코프(CRO): dc 결합된 입력과 전압측정 가능한 .
직류 전원 공급장치: +5V, 50mA
구형파 발생기(SWG):10kHz, 5V
74HC00 : 2입력 NAND게이트 1개
74HC02 : 2입력 NOR게이트 1개
74HC76 : AND게이트로 된 J-K 플립플롭
스위치 뱅크
SWG
3. 기본 이론
플립플롭(이하-FF ), 쌍안정, 또는 2진수는 두 개(단지 두 개)의 안정된 상태를 갖는 회로이다. 한 신호가 이 회로를 다른 안정된 상태로 변화시킬 때까지 이 회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래의 안정상태로 바꿀 수 있다.
4. 실험 과정
실험의 각 부분에서 지시된 점의 전압을 CRO로 측정하여 해당하는 표를 완성하시오. CRO의 수직증폭기는 이득을 1V/div로 세팅하여 dc-결합으로 사용하여 모든 전압을 측정하시오. 모든 전압은 0.1V 이내로 측정하시오. 모든 데이터는 행 단위로 작성하시오.
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
a. 비동기 모드
6. 필요한 결과
표 7-1E. NAND 게이트 R-S 플립플롭
S
R
Q
Q'
1
+5
0
2
+5
+5
3
0
+5
4
+5
+5
5
0
0
6
+5
+5
7
0
0
8
+5
+5
표 7-2E. NAND 게이트에 의한 게이트된 플립플롭
Gate
S
R
Q
Q'
1
+5
0
+5
2
+5
+5
0
3
+5
0
+5
4
+5
+5
0
5
0
0
0
6
0
0
+5
7
0
0
0
8
0
+5
+5
9
0
0
+5
표 7-3E. NAND 게이트에 의한 게이트된 FF
Before Single Pulse
After Single Pulse
S
R
Q
Q'
Q
Q'
1
+5
0
-
-
2
0
+5
3
+5
0
4
0
+5
5
0
0
6
+5
0
7
0
+5
No single pulse
8
+5
0
9
0
+5
10
5
0
11
0
5
표 7-4E. D FF
Before Single Pulse
After Single Pulse
S
Q
Q'
Q
Q'
1
+5
-
-
2
0
3
+5
4
0
5
0
6
+5
No single
pulse
7
0
8
+5
9
0
10
5
표 7-6E. 비동기 동작
J
K
PR
CLR
Q
Q'
1
+5
+5
+5
+5
2
+5
+5
0
+5
3
+5
0
0
+5
4
0
+5
0
+5
5
0
0
0
+5
6
+5
+5
+5
0
7
+5
0
+5
0
8
0
+5
0
+5
9
0
0
0
+5
10
+5
+5
0
0
11
+5
0
0
0
12
0
+5
0
0
13
0
0
0
0

키워드

Bistable,   flip-flop,   플립플롭