ps를 이용한 트랜지스터 및 FET

목차

제14장 트랜지스터, FET 기본회로

14-1 트랜지스터의 Vce-Ic 특성

14-2 트랜지스터의 Ic-Vbe 특성

14-3 트랜지스터의 hfe-Ic 특성

14-4 트랜지스터의 re저항 계산법

14-5 트랜지스터의 hfe()측정

14-6 트랜지스터의 3가지 영역

14-7 트랜지스터의 증폭작용

14-8 트랜지스터의 증폭도 계산법

14-9 JFET의 V-I 특성곡선

14-10 CS(COMMON-SOURCE) JFET 증폭기

본문내용

제14장 트랜지스터, FET 기본회로
14-1 트랜지스터의 Vce-Ic 특성
-회로해석
베이스전류가 0일 때는 콜렉터전류가 거의 흐르지 않는 차단영역 상태이다가 베이스 전류가 흐르면 바로 Vcc간 전위가 매우 작아지며(약 0.2V 수준)큰 콜렉터전류를 형성하는 포화 영역, 그리고 베이스전류의 크기에 비례하여 콜렉터전류가 선형적으로 변화되는 능동영역으로 나누어진다.
-시뮬레이션 결과
상기결과에서 보듯이 트랜지스터가 스위칭작용을 하는 경우는 능동영역을 거치지 않고 바로 포화영역과 차단영역을 오가며 ON/OFF 작용을 하는 것이고 이 때 트랜지스터의 콜렉터와 에미터간은 ON일 때는 순방향 TURN ON 전압, 즉 Vce=0.2V 정도 유지하며 거의 SHORT 상태가 되는 포화영역과 콜렉터와 에미터간의 전압이 콜렉터에 인가되는 전압 그대로 유지하며 무한대 저항을 가지는 차단영역이 교번되는 것이다.
또한 증폭작용을 하는 경우는 위 결과와 같이 베이스인가 전류에 선형적으로 비례하는 능동영역을 이용하는 것이다. 따라서 위의 두 작용의 회로상의 큰 차이는 바이어스 회로의 있고 없음이다.
14-2 트랜지스터의 Ic-Vbe 특성
-회로해석
베이스-에미터간 전압이 0~0.5V일 때는 콜렉터 전류가 거의 흐리지 않는 차단 상태이다가 베이스-에미터간 전압이 0.6~0.7V일 경우는 콜렉터전류가 매우 급격히 흐르며 더 이상의 Vbe상승은 없다.
-시뮬레이션 조건
트랜지스터의 베이스-에미터간 전압변화를 주기 위해 베이스 전압원을 DC-
SWEEP 조건을 설정하고 V1을 0에서 1까지 Sweep한다. 트랜지스터의 콜렉터전류를 측정하기 위해 전류 PROBE를 트랜지스터 Q1의 콜렉터 단자에 달았다.
-시뮬레이션 결과
14-3 트랜지스터의 hfe-Ic 특성
-회로해석
콜렉터에 직류전압원은 2V로 고정된 상태에서 베이스 전압원을 V1을 0V~1V범위에서 가변하면서 트랜지스터 콜렉터 전류 Ic의 변화에 따른 hfe의 변화를 살펴보면 일반적으로 Ic 전류가 소전류 혹은 대전류 영역에서 hfe의 값이 감소되는 점을 파악할 수 있다.
-시뮬레이션 결과
14-4 트랜지스터의 re저항 계산법
-회로해석
트랜지스터의 Ic-Vcc 특성곡선을 이용하여 베이스 전류를 계산하므로서 Ic 전류를 구할 수 있으나 복잡하므로 IPROBE 상에 나타난 콜렉터 전류를 그대로 읽어 re를 계산하면
14-5 트랜지스터의 hfe()측정
-회로해석
바이어스 상태에서 베이스전류를 계산해보면
그리고 IC는 트랜지스터의 Vce-Ic 특성곡선을 이용하여 IB전류에 따른 IC값을 읽으면 된다. 여기서는 9.5mA가 되어 hfe는 IC/IB=9.5/49.74*1000=191이 된다.
14-6 트랜지스터의 3가지 영역
-회로해석
트랜지스터의 Vbe가 0.6V 내외에서 증폭작용을 하게 되며 그 이상의 전압에서는 포화영역으로 가게 되어 ON됨으로 인해 콜렉터 출력전압이 0V에 가깝게 되며 반대로 Vberk 0.6V 이하의 영역으로 갈수록 차단영역으로 가게 되어 OFF됨으로 인해 콜렉터 출력전압이 Vccwjsdkq 즉 5V에 가깝게 될 것이다.
-시뮬레이션 결과
14-7 트랜지스터의 증폭작용
-시뮬레이션 조건 TRANSIENT 해석을 수행하며 Run to time을 3ms로 하면 된다.
-시뮬레이션 결과
14-8 트랜지스터의 증폭도 계산법
(1)실험 회로
-회로해석
본 회로는 COMMON EMITTER 회로로서 증폭도를 계산하기 위한 회로이다.
-시뮬레이션 결과
(2)실험 회로
-회로해석
본 회로는 COMMON-COLLECTOR 회로로서 증폭도를 계산하기 위한 회로이다.
C1,C2 콘덴서는 신호 커플링용으로 DC적으로는 분리시키고 AC적으로만 연결하기위한 용도이다.
-시뮬레이션 결과
14-9 JFET의 V-I 특성곡선
-회로해석
n-channel JFET-depletion 타입의 J2N3819의 특성곡선을 작성한다.
-시뮬레이션 결과
14-10 CS(COMMON-SOURCE) JFET 증폭기
-회로해석
JFET를 사용한 Common Source 증폭회로로서 입력전압에 대한 출력전압의 중폭비를 구해보도록 한다.
-시뮬레이션 결과
교류 입력전압 V(in)에 대하여 약 3.5배의 교류 출력전압 V(out)가 출력됨을 알 수 있다.

키워드

ps를 이용한 트랜지스터 및 FET 의 회로 구현