반도체 기초공정
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
해당 자료는 10페이지 까지만 미리보기를 제공합니다.
10페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

반도체 기초공정에 대한 보고서 자료입니다.

목차

1. 반도체 재료 및 결정구조

2. 다이오드(Diode)

3. N MOSFET, P MOSFET

4. 커패시터

5. 메모리 개요

6. Wafer 단결정 성장(CZ법)

7. 마스크 개요

8. 산화막

9. RTP(Rapid Thermal Process)

10. CVD(Chemical Vapor Deposition)

11. ALD(Atomic Layer Deposition)

12. Spin Coating(Spin-On Glass)

13. Photo-Etch 공정(Pattering)

14. Photolithography 공정(PR 도포)

15. 노광공정

16. 광원변화추이

17. 현상(Development)&Hard Baking

18. Etch 공정

19. PR 제거(Ashing) 공정

20. 불순물 주입공정(Doping)-열확산법

21. 불순물 주입공정(Doping)-이온주입법

22. Annealing

23. Poly-Si 형성 공정

24. 금속막 형성공정

25. PVD-Evaporation

26. PVD-Sputtering

27. 평탄화 공정(Planarization)

28. 평탄화 방법(Spin On Glass, CMP)

29. 세정 공정(Cleaning)

본문내용


1. 최외각 전자가 5개인 5족 원소(P, As)
2. 첨가한 5족 원소의 양에 따라서 자유전자가 생김
->(+)로 하나의 전자가 남음.
3. 열을 가하면 전공이 생길 수 있지만 굉장히 적게 생김
->튀어나온 자유전자가 많기 때문에 전공이 쉽게 사라짐

1. Si에 3족인 B, Al, Lm등을 첨가
2. 전공이 생김
3. 부족한 전자를 옆에서 가져옴에 따라 (-)가 됨
->하나의 전자가 부족
<마스크 개요>
1. 5~6 inch Qz위에 만들고자 하는 칩의 공정별 2차원 패턴을 새긴 순수 석영판
2. Cr을 이용해 빛 투과여부를 조절 가능
3. Wafer에 형성될 패턴보다 4~5배 정도 확대된 패턴 형성
4. 메모리공정의 경우 25~30장 사용

1. 농도차로 인한 확산
2. Wafer 표면 위는 Gas 흐름이 없음
3. Chamber내에 반응가스를 주입하고 열, 플라스마등의 에너지 주입에 따른 화학반응
->장점:여러 종류 막성장 가능, 저온성장 가능, Step Coverage 우수

키워드

  • 가격5,500
  • 페이지수49페이지
  • 등록일2011.03.31
  • 저작시기2011.3
  • 파일형식파워포인트(ppt)
  • 자료번호#662033
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니