디지털논리설계
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
  • 8
  • 9
  • 10
  • 11
  • 12
  • 13
  • 14
  • 15
  • 16
  • 17
  • 18
  • 19
  • 20
  • 21
  • 22
  • 23
  • 24
  • 25
  • 26
  • 27
  • 28
  • 29
  • 30
  • 31
  • 32
  • 33
  • 34
  • 35
  • 36
  • 37
  • 38
  • 39
  • 40
  • 41
  • 42
  • 43
  • 44
  • 45
  • 46
  • 47
  • 48
  • 49
  • 50
  • 51
  • 52
  • 53
  • 54
  • 55
  • 56
  • 57
  • 58
  • 59
  • 60
  • 61
  • 62
  • 63
  • 64
해당 자료는 10페이지 까지만 미리보기를 제공합니다.
10페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

디지털논리설계에 대한 보고서 자료입니다.

목차

■ STEP. 1 프로젝트 선정
■ STEP. 2 프로젝트 정의
■ STEP. 3 프로젝트 승인
■ STEP. 4 CTQ 전개 및 Y’s 확인
■ STEP. 5 현수준 파악 및 목표설정
■ STEP. 6 시스템 설계
■ STEP. 7 설계 요소 발굴
■ STEP. 8 설계 요소 분석
■ STEP. 9 설계 요소 선정
■ STEP. 10 상세 설계

본문내용

기존 설계와 차이점 제시 (신규성, 우월성)
우월성 - 가능한 최소의 연산장치를 사용하여 구현화함
경제적인 설계가 가능하다.
불필요한 회로를 없애 충돌이 적다.

차별성 - 초보자도 쉽게 이해할 수 있는 간결한 회로도.
한가지의 Output으로 여러 기능을 작동 시킬 수 있다.
(Ex.기본 시,분,초의 출력으로 요일,월드타임, 알람 작동가능)

- 기존회로도의 칩 내부도를 풀어 쓰지 않고,
강의 시간에 배운 것을 토대로 모든 FSM을 포함한 회로도를
팀원들이 직접 그림.

...


D Flip-Flop을 Parallel 방식으로 연결을 하였다. 그리고 Multiplexer를 이용하여 Load값에 영향을 받지 않고 Enable 값에만 영향을 받게 함으로서 카운터를 좀더 쉽게 다룰 수 있게 설계 하였다.


...

요일표시기
w는 하나의 클럭주기동안 1로 지정되며, 그 다음에 0으로 되돌아 간다. 한번의 Clock edge 후에 가장 왼쪽의 Flip-Flop의 출력은 1이 되며 월요일 LED를 발광시킨다. 다음 Clock edge는 두번재 플립플롭의 출력을 1로 해주며 화요일의 LED를 발광시킨다. 이때 w=0이 되므로 ......
  • 가격5,000
  • 페이지수64페이지
  • 등록일2011.06.22
  • 저작시기2011.4
  • 파일형식파워포인트(ppt)
  • 자료번호#685615
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니