[전기회로실험] Kirchhoff's Law 결과보고서

소개글

[전기회로실험] Kirchhoff's Law 결과보고서에 대한 보고서 자료입니다.

목차

① 저항기의 측정 저항값

② 키르히호프의 전압법칙 입증 실험

③ 키르히호프의 전류법칙 입증 실험

④ 지정된 조건을 만족하는 회로의 설계

본문내용

8의 우측)에서의 측정값은 ITD를 나타낸다. 측정값은 2.17mA 이다.
열 번째로 연결된 프로브(R8의 좌측)에서의 측정값은 ITE를 나타낸다. 측정값은 2.17mA 이다.
그런데 여기에서 I2 + I3값과 I5 + I6 + I7 값이 모두 2.16이 도출되었다. 이는 ITA~E 까지의 값과 매우 근사한 값이다. 설계된 회로도를 참조했을 때, 회로의 임의의 접합점에서의 유입전류와 유출전류는 서로 같음을 알 수 있다. 따라서 키르히호프의 전류법칙이 성립함을 실험적으로 입증하였다.
④ 지정된 조건을 만족하는 회로의 설계
※ 지정 조건
조건 1 → 회로는 3개의 병렬가지와 2개의 직렬 저항기로 구성
조건 2 → 병렬 가지 내의 전류 비율은 1 : 2 : 3
조건 3 → 실험 ①에 나열된 저항기만을 사용
조건 4 → 회로의 전체전류는 6mA이고, 사용 가능한 최대전압은 15V
조건 2에 따라 병렬 가지 내의 전류 비율이 1 : 2 : 3이 되어야 함을 알 수 있다. 옴의 법칙 V = IR에서 V의 값은 일정하다(∵병렬 가지만을 고려하므로). V 값이 일정할 때 I의 값이 커질수록 R의 값은 줄어들게 된다.
따라서 저항의 비는 6 : 3 : 2임을 알 수 있다.
실험 ①에 나열된 저항기들의 조합 중에서 6 : 3 : 2의 비율에 가장 근접한 조합은
1kΩ, 470Ω, 330kΩ
의 세 저항기를 사용하는 것이었다.
(1000 : 470 : 330 = 3.03 : 1.42 : 1 = 6.06 : 2.85 : 2) → 약 6 : 3 : 2
이때 세 저항기의 합성저항은 162.39Ω이 된다. (조건 2, 조건 3 만족)
남은 조건 두 가지에 대해 고려해 보도록 하자. 먼저 조건 1에 따라 3개의 병렬가지 외에도 2개의 직렬 저항기로 구성되어 있어야 한다. 또한, 조건 2에 따라 전체 전류는 6mA여야 하고, 회로에 인가되는 전압이 15V가 넘어서는 안된다.
옴의 법칙 V = IR에 위의 값을 대입해 보도록 한다.
회로에 인가될 수 있는 최대 전압이 15V이므로, V = 15라 하자.
전체 전류 I = 0.006 (A) 이므로, 15 = 0.006 × R 이다.
따라서 R = 2300 (Ω)
옴의 법칙에 의해 전압과 저항은 비례 관계에 있으므로, 전압이 더 이상 커질 수 없기 때문에 저항 또한 더 이상 커질 수 없다.
따라서 회로의 전체 저항은 2.3kΩ 이내가 되어야 함을 알 수 있다.
앞에서 합성한 세 개의 가지를 가진 병렬 저항의 합성 저항값은 162.39Ω 이었다.
따라서, 남은 2개의 직렬 저항기의 합은 약 2.138kΩ 이내가 되어야 한다.
실험 ①에서 나열된 저항기 중 이미 330Ω, 470Ω, 1kΩ의 저항을 사용했기 때문에, 저항기 두 개를 연결하여 2.138kΩ보다 작은 값을 가지는 저항기의 조합은 단 하나밖에 존재하지 않는다. 820Ω과 1.2kΩ의 저항을 직렬로 연결해야 한다.
정리하면, 820Ω과 1.2kΩ 저항기를 직렬로 연결하고, 330Ω, 470Ω, 1kΩ의 저항기를 병렬로 합성하여 회로에 연결한다. (조건 1 만족) 회로에 6mA의 전류를 흘려주었을 경우, 회로에 인가되는 전압은 옴의 법칙에 따라
V = 0.006 × (2162.39) = 12.97… ≒ 13
약 13V가 된다. (조건 4 만족)
Pspice 프로그램으로 실험에서 쓰인 회로를 설계해 보았다.
이론적으로 계산한 값에 의하면, 가지 1에 흐르는 전류는 3.33mA, 가지 2에 흐르는 전류는 1.57mA, 가지 3에 흐르는 전류는 1.10mA로 총 합은 6.00mA가 되어야 한다.
실험적으로 측정한 값에 의하면, 가지 1에 흐르는 전류는 2.91mA, 가지 2에 흐르는 전류는 2.05mA, 가지 3에 흐르는 전류는 0.97mA로 총 합은 5.93mA이다.
측정값에서 나타난 오차의 원인은 저항의 비율이 정확하게 맞아떨어지지 않는다는 데에서 기인한다. 그러나 대략적으로 이론값과 근사하며, 총 전류는 매우 근사한 값이 도출되었으므로 설계한 회로 역시 키르히호프의 전류법칙을 만족한다고 할 수 있다.
시뮬레이팅 결과 역시 측정값과 차이가 발생했으나, 그 원인은 앞에서 언급한 것과 같다.
실험 ③과 실험 ④에 의해 다음과 같은 결론을 내릴 수 있다.
Iin : 유입전류, Iout : 유출전류 라 할 때,
Iin1 + Iin2 + Iin3 + … + Iink = Iout1 + Iout2 + Iout3 + … + Ioutk
즉, ∑Iin = ∑Iout (유입전류의 총합 = 유출전류의 총합) 이다.

키워드

전기회로실험,   키르히호프,   KCL,   KVL,   키르히호프의 법칙,   키르히호프법칙