BJT 트랜지스터 증폭 회로_예비보고서
본 자료는 1페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
해당 자료는 1페이지 까지만 미리보기를 제공합니다.
1페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

1. 실험 제목

2. 실험 목적

3. PSpice 시뮬레이션 및 고찰

6. 위의 두 경우에 있어서 두 출력의 차이는 왜 발생하는지 설명하시오. 또한 바이패스 커패시터를 제거할 경우 전압 이득을 구하시오.

본문내용

보이며 작동점은 X축, Y축 어느 쪽에도 치우치지 않았다.
또,
이다.
◎ 실험 2
[1]Pspice 시뮬레이션
그림 8.18에서처럼 바이패스 커패시터(Ce)를 제거할 경우 출력 파형을 그리시오.
< 제거한 회로 >
< 출력 파형 >
[2]예비 실험 결과
계산값
측정값
오차
최대출력전압
3.561mV
3.441mV
0.12mV
최소출력전압
-3.561mV
-3.418mV
0.143mV
전압이득 Av
4.079
4.07
0.009
바이패스 커패시터가 없는 경우에는 의 값을 고려해야 한다.
ⅱ) 따라서 전체 저항
이고 입력 전압 계산 시에도 를 고려하여 아래와 같이 계산해주어야 한다.
최대 입력전압은
최소 입력전압은 이다.
ⅲ) 전압 이득은 으로 실험1에 비해 전압 이득값이 상당히 낮음을 알 수 있다.
ⅳ) 이때 최대 출력전압은
최소 출력전압은 이다.
◎고찰
실험 2도 실험 1과 같이 출력파형은 입력파형에서 반전 증폭이 되는 것을 확인할 수 있었다. 또, 실험 1과 실험 2에서 바이패스 커패시터의 유무에 따라 전압이득 값의 차이가 상당히 나타나는 것을 알 수 있었다. 이것은 AC에서 쇼트된 것처럼 되므로 저항 를 무력화하게 하여 이득 값을 높이는 역할을 하기 때문이라는 것을 알았다.
6. 위의 두 경우에 있어서 두 출력의 차이는 왜 발생하는지 설명하시오. 또한 바이패스 커패시터를 제거할 경우 전압 이득을 구하시오.
바이패스 커패시터를 단 이유는 gain(전압이득)을 높이기 위함이다.
바이패스 커패시터가 있는 경우에는 AC회로 분석 시에 커패시터는 단락된 것으로 가정하므로 의 값을 고려하지 않는다.
  • 가격700
  • 페이지수5페이지
  • 등록일2011.12.13
  • 저작시기2011.1
  • 파일형식한글(hwp)
  • 자료번호#720130
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니