ARM GPIO & UART with C language

소개글

ARM GPIO & UART with C language에 대한 보고서 자료입니다.

목차

6주차실험보고서..hwp ┅┅┅┅┅┅┅┅┅┅ 27p
a6주차 완성.txt
a6주차그림.pptx ┅┅┅┅┅┅┅┅┅┅ 2p
uart_yk.zip (731KB 파일 151, 폴더 140)
video-2011-11-07-12-26-28.mp4 [00:01:02]


▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒▒


6주차실험보고서..hwp




1. Title

2. Name

3. Abstract

4. Background
※Cortex‐A8(S5PV210) OVERVIEW
※GPIO‐ OVERVIEW
※UART‐ OVERVIEW & FEATURES
※JTAG이란?
※ Volatile의 의미는? “#define PORTA (*(volatile unsigned int *) 0x00000040)”

5. Experimental Results

6. Analysis
1)ProgramComponent-1
2)ProgramComponent-2
3)ProgramComponent-3
4)ProgramComponent-4

7. Conclusion

8. References

본문내용

전자공학실험2
<#6 GPIO & UART
with C language>



1. Title
Cortex‐A8 Processor GPIO & UART with C language
2. Name

3. Abstract
C언어로 Cortex‐A8 Processor의 UART를 통해 하이퍼터미널에 다음의 조건으로 메시지를 띄운다.

Enter “Command” on Hyper terminal.
If ‘enter key’ pressed, after changing the line “Command>>” will be
displayed.
Commands which are not specified will be treated as an error.
Commands
– 1. name : 20051111 aaa
– 2. gpioLed : GPIO LED demo
– 3. fpgaLed : FPGA LED demo
– 4. fpgaSeg : FPGA 7segment demo
‘Backspace’ key should work on Hyper terminal.

4. Background
※Cortex‐A8(S5PV210) OVERVIEW
The key features of S5PV210 include:
• ARM CortexTM-A8 based CPU Subsystem with NEON
− 32/ 32 KB I/D Cache, 512 KB L2 Cache
− Operating frequency up to 800 MHz at 1.1V, 1 GHz at 1.2V
•. 64-bit Multi-layer bus architecture
− MSYS domain for ARM CortexTM-A8, 3D engine, Multi Format Codec and Interrupt Controller
• Operating frequency up to 200 MHz at 1.1V
− DSYS domain mainly for Display IPs (such as LCD controller, Camera interface, and TVout), and MDMA
• Operating frequency up to 166 MHz at 1.1V
− PSYS domain mainly for other system component such as system peripherals, external memory interface, peri DMAs, connectivity IPs, and Audio interfaces.




≪ … 중 략 … ≫




※JTAG이란?
JTAG(Joint Test Action Group)는 임베디드 시스템 개발 시에 사용하는 디버깅 장비이다. 다층기판 보드가 등장하면서 기존의 보드 테스트 방식은 안정성과 비용에 문제를 일으키게 되었고, 이러한 문제점을 해결하기 위해 80년대 중반에 joint European Test Access Group이란 단체가 결성되어 a serial shift register around the boundary of the device라는 개념을 발전 시켜서 탄생하게 되었다. 일반적으로 JTAG이란 말보다는 Boundary-Scan이란 말을 더 많이 사용한다. JTAG의 작동 방식은 칩 내부에 Boundary Cell을 만들어 이것이 외부의 핀과 일대 일로 연결되어, 프로세서(CPU)가 할 수 있는 동작을 중간의 Cell을 통해 인위적으로 수행하거나 프로세서의 상태와는 상관없이 디바이스의 값을 읽어 들일 수 있는 기능을 제공한다. 각각의 Cell은 boundary scan register를 형성하기 위해 서로 연결한다. 전체적인 인터페이스는 5개의 핀(TDI, TMS, TCK, nTRST, TDO)을 통해 제어한다.

- JTAG 장점
JTAG은 다양한 하드웨어의 테스트나 연결 상태 등을 체크할 수 있다. 예를 들어 프로그램을 개발할 때는 임베디드 시스템에 탑재하고 정상 동작 여부를 확인하고 오류가 있으면 프로그램을 수정하여 다시 탑재하는 과정을 반복해야 한다. 그렇지만 프로그램을 수정할 때마다 ROM이나 플래시 메모리에 프로그램을 탑재하여 시험을 반복하는 것은 시간도 많이 소요되고 개발도 불편하다.

키워드

empos III sv210,   GPIO LED,   S5PV210,   전자공학실험,   임베디드 리눅스,   Cortex‐A8 Processor,   한백전자