설계 보고 설계2. CMOS OP AMP 설계

목차

< 1. 설계부품 >

< 2. 설계 준비 사항 >

< 3. 실험 과정 및 실험 결과(실제 실험 결과를 시뮬레이션과 비교분석) >

< 4. 실험 결과에 대한 토의 및 고찰 >

< 5. 참 고 문 헌 >

본문내용

한다. 출력노드 F 에 1 Vpp 출력이 나오도록 입력을 조정한다. 입력노드에 Vsin 소스의 전압 peak-to-peak를 1V로 설정하고 출력 그래프를 얻었다. 출력그래프는 위와 같이 나타내어졌으며 약 0.91V의 피크전압 값을 갖음을 실험 결과를 통해 알 수 있다.
1) 부하저항을 연결하지 않은 경우
사인파를 입력하면서 출력 전압의 Vpp가 1[V]가 되도록 조정하였다. 이때 입력 Vsin파는 1Vpp를 입력하면서 frequency를 1Hz까지 내리면 출력 전압이 1Vpp로 얻을 수 있었다.
부하저항을 연결하지 않은 경우, 증폭단의 Open-loop 구성을 한 Pspice 모델
→ 실제 오실로스코프 측정 및 시뮬레이션결과를 통해 살펴보면, midband gain을 측정해보았다. 위에서 보듯이 가운데 부분이 일정함을 확인할 수 있는데 이때 midband의 gain은 에서 A=0.9903으로 구할수 있다. 이로써 이득은 0.9903으로 구할수 있으며 -3dB 값은 upper일때 203.092Hz, lower일때 12.879MHz 실험 결과를 통해 알 수 있다.
2) RL=1MΩ 을 출력과 GND 사이에 연결
출력 전압을 1Vpp로 맞추기 위하여 입력 Vsin파를 Vamp 0.5로 하여 Vpp를 1[V]로 맞추고 주파수를 0.5Hz까지 낮추어 1Vpp의 출력 사인파가 나오게 회로를 구성하였다.
RL=1MΩ 을 출력과 GND 사이에 연결한 경우, 증폭단의 Open-loop 구성을 한 Pspice 모델
→ 실제 오실로스코프 측정 및 시뮬레이션결과를 통해 살펴보면, upper, lower -3dB값을 구할수 있다. 이때 upper -3dB는 203.092[Hz]일때로 확인이 가능하며 lower -3dB frequency는 12.814[MHz]로 구할수 있다. 전압이득의 경우 을 이용하면 A=0.9903 실험 결과를 통해 알 수 있다.
3) RL=100kΩ 을 출력과 GND 사이에 연결
출력 전압을 1Vpp로 맞추기 위하여 입력 Vsin파를 Vamp 0.5로 하여 Vpp를 1[V]로 맞추고 주파수를 0.06Hz까지 낮추어 1Vpp의 출력 사인파가 나오게 회로를 구성하였다.
RL=100kΩ 을 출력과 GND 사이에 연결한 경우, 증폭단의 Open-loop 구성을 한 Pspice 모델
→ 실제 오실로스코프 측정 및 시뮬레이션결과를 통해 살펴보면, midband gain을 측정해보았다. 위에서 보듯이 가운데 부분이 일정함을 확인할 수 있는데 이부분이 midband이다. 이때 midband의 gain은 에서 A=0.9903으로 구할수 있다. 이로써 이득은 0.9903으로 구할수 있으며 -3dB 값은 upper일때 212.194Hz, lower일때 12.858MHz로 측정 실험 결과를 통해 알 수 있다.
< 4. 실험 결과에 대한 토의 및 고찰 >
설계2. CMOS OP AMP 설계는 CD4007의 MOSFET소자를 사용하여 회로를 구성하고 two-stage CMOS op amp의 동작특성에 대하여 실험을 통하여 알아보았다.
설계를 진행하면서, CD4007이라는 소자 사용에 대해 잘 알지 못하여 설계가 잘 진행되지 않았다. CD4007소자는 핀이 14개가 있는 칩이으로 연결방법에 따라 최대 NMOS 3개, PMOS 3개까지 만들어 낼 수 있다. 소자의 사용법을 잘알고 응용한다면 복잡한 회로를 간단히 만드는데 효과적이라고 생각된다. 하지만 소자의 사용법에 익숙하지 않았기 때문에 소요되는 시간이 상당히 많았다.
우선 첫 번째 실험은 DC operation을 알아보는 실험이었다. 회로의 바이어스를 측정해봄으로서 각 트랜지스터가 정상작동하는지 알아보고 회로에서 bias를 점검해줄 수 있다. 모든 회로를 관찰할 때는 항상 DC bias부터 관찰하는 습관이 필요하다. 그 다음 소신호 분석을 통해 효과적인 회로 분석을 할 수 있다. 이번 설계에서도 bias관찰 후에 신호분석으로 가는 순서로 구성되어있다. 회로의 bias는 시뮬레이션 값과 측정값이 거의 동일하였다.
두 번째 실험에서는 Closed-loop 구성에 대한 증폭단 특성을 알아보는 실험이었다. 전자회로2에서 Feedback개념과 loop gain이라는 용어가 등장한다. Feedback이 입력에 영향을 주어 회로 특성에 영향을 주게 되고 loop gain이 떨어진다는 기본적인 개념정도만 알고 있다. 두 번째 실험에서는 첫 번째 실험에서보다 회로가 더욱 복잡해져서 실수를 할 여지가 많았다. 그리고 output overshoot라는 개념은 신호가 들어오면 정상적으로 들어오지 않고 약간 더 증가했다가 안정되는 부분이 생긴다. 안정되는 값과 불안정한 값 사이의 차이가 overshoot발생한다.
세 번째 실험에서는 Open-loop gain에 대해서 알아보는 실험이었다. 2번 실험은 Feedback 저항을 100k을 연결하였다. 그래서 상대적으로 작은 값이므로 Closed-loop라는 용어를 쓰고 3번 실험에서는 Feedback 저항을 100M을 연결하도록 권장한다.
설계2. CMOS OP AMP 설계는 CD4007의 MOSFET소자를 사용하여 회로를 구성하고 two-stage CMOS op amp의 동작특성에 대하여 실험을 통하여 알았다. 다단증폭기의 two stage 증폭기의 경우는 두 번 증폭이 되기 때문에 큰 게인을 가질 수 있는 장점이 있고,
또한, Cc를 달아 줌으로써 두 번째 pole을 밀어내 두 pole 사이의 간격을 늘려주어 증폭이 oscilasion 되는 것을 막고 stable 하게 동작하는 것을 도와 준다는 사실을 알수있었다. 또한, 설계를 통해 two stage op-amp에 대해서 조금이나 알게 되었고, MOSFET 를 어떻게 사용하느냐에 따라 DC 게인을 조절 할 수 있다는 것을 실험을 통해 알수 있었다.
< 5. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011.

키워드

아주대,   전자회로실험,   설계,   CMOS OP AMP 설계