목차
1. 목 적
2.예비지식
1) 직류해석
2) 소신호 해석
3.기기 및 부품
4. 실 험
1) 직류 해석
2) 소신호 해석
5. Pspice 결과
2.예비지식
1) 직류해석
2) 소신호 해석
3.기기 및 부품
4. 실 험
1) 직류 해석
2) 소신호 해석
5. Pspice 결과
본문내용
1. 목 적
공통-이미터 증폭기의 입력 저항,전압 이득,그리고 출력 저항을 실험을 통해 구한다.
2.예비지식
≪ 그 림 ≫
(그림 1)
RL : 증폭기의 출력 Vo을 취하기 위한 부하 저항
C1, C3 : 입력 신호 전원과 부하저항을 BJT에 결합 시키는 역할
C2 : 이미터를 접지에 결합시키는 역할 (바이패스 커패시터)
이미터가 신호 접지에 있으므로, 이 증폭기의 입력 포트가 베이스와 이미터 사이라는 것과 출력 포트가 컬렉터와 이미터 사이라는 것을 알 수 있다. 따라서 접지 전위에 있는 이미터가 입력과 출력 사이의 공통 단자이므로, 이 회로를 공통-이미터(common-emitter) 또는 접지된 이미터 증폭기라고 부른다.
트랜지스터 증폭기 회로의 해석은 직류(또는 바이어스)해석과 교류 해석으로 나눌 수 있다. 직류 해석은 활성 모드에서 동작하고 있는 트랜지스터의 단자들에 흐르는 직류전류 (즉, IB, IC, IE)를 구하는 것이다. 소신호 해석은 트랜지스터가 활성 모드에서 바이어스 된 상태에서 작은 신호 전압이 증폭기에 인가될 때 행하는 해석으로 증폭기의 입력 저항, 전압 이득 등을 구하는 것이다.
1) 직류해석
≪ 그 림 ≫
(그림 2)
공통-이미터 증폭기 회로에서 커패시터들은 직류를 차단 하기 때문에 증폭기의 직류 해석에서는 이들 커패시터를 개방 회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다.
공통-이미터 증폭기의 입력 저항,전압 이득,그리고 출력 저항을 실험을 통해 구한다.
2.예비지식
≪ 그 림 ≫
(그림 1)
RL : 증폭기의 출력 Vo을 취하기 위한 부하 저항
C1, C3 : 입력 신호 전원과 부하저항을 BJT에 결합 시키는 역할
C2 : 이미터를 접지에 결합시키는 역할 (바이패스 커패시터)
이미터가 신호 접지에 있으므로, 이 증폭기의 입력 포트가 베이스와 이미터 사이라는 것과 출력 포트가 컬렉터와 이미터 사이라는 것을 알 수 있다. 따라서 접지 전위에 있는 이미터가 입력과 출력 사이의 공통 단자이므로, 이 회로를 공통-이미터(common-emitter) 또는 접지된 이미터 증폭기라고 부른다.
트랜지스터 증폭기 회로의 해석은 직류(또는 바이어스)해석과 교류 해석으로 나눌 수 있다. 직류 해석은 활성 모드에서 동작하고 있는 트랜지스터의 단자들에 흐르는 직류전류 (즉, IB, IC, IE)를 구하는 것이다. 소신호 해석은 트랜지스터가 활성 모드에서 바이어스 된 상태에서 작은 신호 전압이 증폭기에 인가될 때 행하는 해석으로 증폭기의 입력 저항, 전압 이득 등을 구하는 것이다.
1) 직류해석
≪ 그 림 ≫
(그림 2)
공통-이미터 증폭기 회로에서 커패시터들은 직류를 차단 하기 때문에 증폭기의 직류 해석에서는 이들 커패시터를 개방 회로로 대체해야 한다. 2번 그림은 1번 그림을 변형한 그림이다.
여기서 베이스-이미터 접합의 전압 강하는 VBE=0.7V로 가정 했다.
추천자료
- 공통 베이스,컬렉터,이미터 증폭기(CB,CC,CE)
- OPAMP역사,반전,비반전증폭기
- 24장 MOS-FET 공톧 소스 증폭기
- [전자회로실험] BJT 증폭기의 DC 바이어스 결과보고서
- [전자회로실험] BJT 증폭기의 DC 바이어스 예비보고서
- (결과) 15.소신호 공통소스 FET 증폭기 실험
- [전자회로1] 공통 이미터 증폭기의 설계
- 09_project예비 공통 소스 증폭기
- [기초전자실험] OPAMP 반전 증폭기 설계
- 전자기학 실험( 연산증폭기필터 예비 + 결과 레포트 )
- 이미터 접지 증폭기_결과(전자회로실험)
- 베이스 접지 증폭기 및 이미터 폴로워 회로_결과(전자회로실험)
- 예비_BJT 공통 이미터 증폭기 회로
- 결과_BJT 공통 컬렉터와 베이스 증폭기 회로