본문내용
이므로 출력전압이 -에서 +로 변환되기 위해서는 차동전압이 양이 되어야 한다. 즉 일 때 출력은 -에서 +로 변환된다. 이를 그림 20-8(b)에 도시하였다.
그림 20-8 -에서 +로의 변환과정
그림 20-7과 그림 20-8의 전달특성을 함께 통합하면 그림 20-9와 같이 히스테리시스를 가지는 입출력 전달특성곡선을 얻을 수 있다.
그림 20-9 히스테리시스를 가지는 슈미트 트리거 입출력특성
그림 20-9에서 주의할 점은 상태 변환은 화살표 방향으로만 일어난다는 것이다. 예를 들어, A점의 현재 상태가 +인데 -로의 상태변환은 이 보다 커지는 순간에 아래로 향하는 화살표 방향으로 진행하면서 상태변화이 일어난다. 또한, B점을 예로 들면 B점의 현재상태가 -인데 +로의 상태변환은 이 보다 작아지는 순간에 위로 향하는 화살표 방향으로 진행하면서 상태변환이 일어난다. 또한 그림 20-9에서 히스테리시스 루프의 폭을 히스테리시스 전압 로 정의한다. 따라서 는 와 의 차이가 되므로 다음과 같이 표현된다.
------------------------------------------------(20.5)
(3) 출력제한 비교기
실제의 많은 응용에서 비교기의 출력을 연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이 반전단자에 인가되기 때문에 만일 제너 다이오드가 존재하지 않는다면 그림 20-11과 같은 구형파 출력이 얻어질 것이다. 그런데 제너 다이오드의 양극은 반전단자에 연결되어 있고 반전단자는 가상접지이므로 0V이다. 따라서 출력이 음의 값으로 되면, 제너다이오드는 순방향으로 바이어스 되어 출력전압은 -0.7V로 제한된다. 만일 출력이 양의 값으로 되면, 제너 다이오드는 항복영역에서 동작하므로 출력전압은 제너전압으로 제한된다. 이 과정을 그림 20-11에 나타내었다.
그림 20-11 양의 출력제한 비교기의 입출력파형
만일 그림 20-10의 회로에서 제너 다이오드의 방향을 바꾸게 되면 출력은 반대로 되며, 이를 음의 출력제한 비교기라 부른다. 그림 20-12에 회로도와 입출력 파형을 도시하였다.
그림 20-13에 앞에서 논의한 양과 음의 출력제한 비교기를 결합한 형태의 비교기를 도시하였는데 이를 이중출력제한 비교기라 부른다.
그림 20-13 이중출력제한 비교기 그림 20-14 이중출력제한 비교기의 입출력 파형
그림 20-13에서 제너 다이오드 은 음극이, 는 양극이 반전입력 단자에 연결되어 있고 반전단자는 가상접지이므로 0V이다. 만일 출력이 음의 값으로 되면, 제너 다이오드 은 항복영역에서 동작하고 제너 다이오드 는 순방향 영역에서 동작하므로 출력전압은 -로 제한된다. 또한 출력이 양의 값으로 되면, 제너 다이오드 은 순방향영역에서 동작하고 제너 다이오드 는 항복영역에서 동작하므로 출력전압은 로 제한된다. 이 과정을 그림 20-14에 도시하였다.
그림 20-8 -에서 +로의 변환과정
그림 20-7과 그림 20-8의 전달특성을 함께 통합하면 그림 20-9와 같이 히스테리시스를 가지는 입출력 전달특성곡선을 얻을 수 있다.
그림 20-9 히스테리시스를 가지는 슈미트 트리거 입출력특성
그림 20-9에서 주의할 점은 상태 변환은 화살표 방향으로만 일어난다는 것이다. 예를 들어, A점의 현재 상태가 +인데 -로의 상태변환은 이 보다 커지는 순간에 아래로 향하는 화살표 방향으로 진행하면서 상태변화이 일어난다. 또한, B점을 예로 들면 B점의 현재상태가 -인데 +로의 상태변환은 이 보다 작아지는 순간에 위로 향하는 화살표 방향으로 진행하면서 상태변환이 일어난다. 또한 그림 20-9에서 히스테리시스 루프의 폭을 히스테리시스 전압 로 정의한다. 따라서 는 와 의 차이가 되므로 다음과 같이 표현된다.
------------------------------------------------(20.5)
(3) 출력제한 비교기
실제의 많은 응용에서 비교기의 출력을 연산증폭기의 포화출력 이하로 제한할 필요가 있게 되는데, 그림 20-10과 같이 제너 다이오드를 사용하게 되면 출력을 제너다이오드 전압으로 제한할 수 있다.
그림 20-10 양의 출력제한 비교기
그림 20-10의 회로동작은 다음과 같다. 입력전압 이 반전단자에 인가되기 때문에 만일 제너 다이오드가 존재하지 않는다면 그림 20-11과 같은 구형파 출력이 얻어질 것이다. 그런데 제너 다이오드의 양극은 반전단자에 연결되어 있고 반전단자는 가상접지이므로 0V이다. 따라서 출력이 음의 값으로 되면, 제너다이오드는 순방향으로 바이어스 되어 출력전압은 -0.7V로 제한된다. 만일 출력이 양의 값으로 되면, 제너 다이오드는 항복영역에서 동작하므로 출력전압은 제너전압으로 제한된다. 이 과정을 그림 20-11에 나타내었다.
그림 20-11 양의 출력제한 비교기의 입출력파형
만일 그림 20-10의 회로에서 제너 다이오드의 방향을 바꾸게 되면 출력은 반대로 되며, 이를 음의 출력제한 비교기라 부른다. 그림 20-12에 회로도와 입출력 파형을 도시하였다.
그림 20-13에 앞에서 논의한 양과 음의 출력제한 비교기를 결합한 형태의 비교기를 도시하였는데 이를 이중출력제한 비교기라 부른다.
그림 20-13 이중출력제한 비교기 그림 20-14 이중출력제한 비교기의 입출력 파형
그림 20-13에서 제너 다이오드 은 음극이, 는 양극이 반전입력 단자에 연결되어 있고 반전단자는 가상접지이므로 0V이다. 만일 출력이 음의 값으로 되면, 제너 다이오드 은 항복영역에서 동작하고 제너 다이오드 는 순방향 영역에서 동작하므로 출력전압은 -로 제한된다. 또한 출력이 양의 값으로 되면, 제너 다이오드 은 순방향영역에서 동작하고 제너 다이오드 는 항복영역에서 동작하므로 출력전압은 로 제한된다. 이 과정을 그림 20-14에 도시하였다.
키워드
추천자료
증폭기 실험
제 9장 (예비) 연산 회로 설계 실험
JFET 공통 드레인, 게이트 증폭기 실험 및 시뮬레이션
[A+ 결과] 논리회로 실험 트랜지스터 증폭기의 기본 구조와 특성 [사진 및 파형 모두첨부]
“ 부귀환과 기본적 연산 증폭기 회로”“ 비선형 연산 증폭기 회로와 능동 필터”
[결과]소신호 공통 에미터 교류 증폭기 실험
실험(3)_결과_3-16,17,18공통소스 JFET 증폭기,공통 게이트 증폭기
실험(3) 결과 3-11,12,13 전압분배 바이어스 공통 에미터,콜렉터,베이스 증폭기
[예비보고서] 실험5. 산술논리연산회로
(결과) 15.소신호 공통소스 FET 증폭기 실험
[전자회로] A급 증폭기 회로 설계, 시뮬레이션 값 이론값 실험값 비교
[전자회로실험] (결과) 555 Timer, Push-pul(푸시-폴) : 555timer 펄스파 출력, B급 동작 정...
전자공학 논리회로 실험 - Logic 연산과 Gates
Logic 연산과 gates. 여러가지 logic 소자들에 대한 실험
소개글