[예비보고서] 실험5. 산술논리연산회로

목차

1. 실험목적

2. 관련이론
․ 기본 RS 플립플롭
․ RS 플립플롭
․ PR/CLR RS 플립플롭
․ D 플립플롭
․ T 플립플롭
․ 주종 플립플롭
․ JK 플립플롭

3. 예비보고서

본문내용

0
1
0
1
(a) 회 로 (b) 표시기호 (c) 진리표
그림 4 D 플립플롭
T 플립플롭
T플립플롭은 토글 플립플롭 또는 트리거 플립플롭이라고도 하며 입력이 들어올때마다 출력의 상태가 바뀌는 성질을 갖고있다. 그림 5(a)로부터 알 수 있듯이 T플립플롭은 RS플립플롭의 두 입력 S와 R을 각각 와 Q로 취한 것과 같은 회로 모양이다. 따라서 클럭 펄스가 들어올때마다 출력이 바뀌게 되며, 이 관계가 그림 5(c)의 진리표에 표기되어 있다. 또 T플립플롭의 표시기호는 그림 5(b)와 같고 이때 T는 클럭펄스를 나타낸다.
T
Qn+1
0
1
Qn
Qn
(a) 회 로 (b) 표시기호 (c) 진리표
그림 5 T 플립플롭
주종 플립플롭
주종 플립플롭은 두 단의 플립플롭을 직렬 연결한 것을 일컫는 것이로서 앞단을 마스터 뒷단을 슬레이브라 한다. 한 개의 클럭 펄스가 동시에 마스터와 슬레이브를 동시키도록 연결되어 있고, 슬레이브 쪽에는 NOT게이트가 추가로 삽입되어 있다. 따라서 클럭 펄스가 1로 될 때는 마스터를 동작시키고, 0으로 될 때에는 슬레이브를 동작 시키게 된다. 그러므로 주종 플립플롭에 있어서는 입력과 출력이 분리되어 레이스 문제가 최소화된다. 그림 6은 RS 주종 플립플롭의 회로를 보인 것이다.
그림 6 RS 주종 플립플롭
JK 플립플롭
JK 플립플롭은 RS플립플롭과 T플립플롭을 결합한 것이다. 입력은 J, K두개로서, 각각 RS플립플롭의 S, R과 마찬가지의 역할을 한다. 다만 JK플립플롭에서는 T 플립플롭에서처럼 J=K=1 일때 출력이 반전될 뿐이다. JK플립플롭의 회로도, 표시기호 및 진리표가 그림7에 주어져있다. 회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브로 구성되어 있음을 알 수 있다.
D 및 JK 플립플롭에도 RS 플립플롭과 마찬가지로 PR과 CLR스위치를 삽입시킬수 있으며 이러한 경우에 대한 표시기호는 그림 8에 보인것과 같다.
J
K
Qn+1
0
0
1
1
0
1
0
1
Qn
0
1
Qn
(a) 회로도 (b) 표시기호 (c) 진리표
그림 7 JK 플립플롭
(a) D 플립플롭 (b) JK 플립플롭
그림 8 PR/CLR 플립플롭
3. 예비보고서
3.1. NAND 게이트로 이루어진 R-S 플립플롭을 설계하라.
☞
3.2. [그림 6-2]에 Clear과 Preset 기능을 추가하라.
3.3. T 플립플롭에 대한 특성표는 다음과 같다. J-K 플립플롭을 이용하여 T 플립플롭을 구성하라. 아래 표에서 보는 바와 같이 T가 0이면 현재 출력값이 유지되고 T가 1이면 현재 출력이 반전된 값이 나타나게 된다.
3.4. TTL 및 CMOS로 이루어진 IC 중에 R-S, D, J-K 플립플롭이 있다. 이들이 어떠한 제품 이름을 갖는지 조사하라.
3.1.
☞
3.2.
3.3.
Qi
Ti
Qi+1
0
0
0
0
1
1
1
0
1
1
1
0
<====> Ti
Qi+1
0
Qi
1
3.4.
R-S : 74LS279
D : 74LS74
J-K : 74LS73, 74LS76, 74LS78, 74LS109, 74LS114

키워드

직접,   최신,   실험,   디지털,   논리,   회로,   플립플롭,   인코더