555 IC Timer 회로

목차

1. 목적

2. 관련 이론
1) 구성
2) 단안정 동작
3) 비안정 동작
4) 부하의 연결

3. 시뮬레이션
1) 회로도
2) 시뮬레이션 결과
1) 회로도
2) 시뮬레이션 결과

본문내용

Vcc/3이하가 되면 COMP2의 출력이 높아져 플립플롭을 리셋시킨다. 결국 이 트랜지스터가 OFF 되어 커패시터는 충전된다.
그림 9-3. 555를 이용한 단안정 회로구조
커패시터가 충전되어 Threshold 입력이 비교기의 기준전압 2/3Vcc 이상이 되면 비교기는 트리거되고 플립플롭은 세트된다. 플립플롭이 세트되면 방전 트랜지스터가 ON되어 커패시터는 급격히 방전된다. 커패시터 C는 저항 R을 통하여 충전되어야 하므로 RC시정수가 커패시터의 충전 속도를 결정하여 출력펄스의 폭을 결정한다. 커패시터 전압에 대한 지수 식 을 구하면 펄스폭은


의 식으로 주어지며 W는 [sec], R은 [Ω], C는 [F]의 단위를 갖는다. 그 관계는 그림 9-와같다. 단안정 동작은 시간지연, 손상된(ragged)펄스파형의 재생, 입력 펄스 확장, 바운스 없는 스위치 등의 용도에 사용된다. 일반적으로 실험회로에서는 IC 내부의 블록인 OP amp나 플립플롭, 저항 등은 나타내지 않으며 다만 그림 9-5와 같이 IC와 외부소자의 연결만을 나타낸다.
그림 9-4. 단안정 동작과 파형. 그림 9-5. 555 단안정 회로.
3) 비안정 동작
555 IC를 그림 9-6처럼 연결하면 비안정(자유 러닝: free running or astable) 동작을 클럭 발생기로도 불린다. 출력은 구형파이고 리셋 단자는 Vcc에 연결하며 5번 단자에는 Cf가 잡음 제거용으로 연결된다. 방전 트랜지스터는 Off 되어 있고 X는 RA, RB를 통하여 충전되므로 시정수는 다음과 같다.
τ

C가 충전되어 문턱전압이 2/3Vcc 이상이 되면 COMP1이 높은 출력이 되어 플립플롭을 세트 시킨다. Q가 높으므로 트랜지스터가 포화상태가 되어 7번 단자는 접지된다. 이제 커패시터는 RB를 통하여 방전된다. 방전 시 시정수는 이다. 커패시터 전압이 Vcc/3이하로 떨어지면 COMP2가 높은 출력이 되어 플립플롭을 리셋 시킨다. 충전시정수는 방전시정수보다 길어서 출력은 대칭적이 아니며 높은 상대가 더 오래 지속된다. 비대칭 정도를 나타내는 것으로 듀티 사이클(Duty cycle)이 있으며 × 로 정의된다. RA와 RB의 값에 따라 듀티 사이클은 50~100%값을 갖게 된다. 출력 주파수와 듀티 사이클은 다음과 같다.
그림 9-6. 555 비안정 발진 회로
4) 부하의 연결
555의 출력은 토템폴 구성을 기본으로 하고 있어 두 가지 부하연결 방법이 가능하다. 먼저 그림 9-7(a)처럼 Vcc와 3번 출력단자 사이에 연결하는 방법이다. 이 경우는 출력이 낮을 때 부하를 통하여 아래쪽 트랜지스터가 전류싱크처럼 동작한다. 출력이 높은 상태이면 부하전류는 흐르지 못하게 된다. 또 다른 방법으로 그림 9-7(b)처럼 출력 단자와 접지 사이에 부하를 연결하면 출력이 높을 때 위쪽 트랜지스터가 전류소스처럼 동작하여 부하전류가 흐르게 된다.
그림 9-7. 부하의 연결(토템폴 출력).
3. 시뮬레이션
1) 회로도
2) 시뮬레이션 결과
1) 회로도
2) 시뮬레이션 결과

키워드

555 IC Timer 회로,   555,   IC,   timer,   회로