전자회로 설계 BJT 회로 해석 및 시뮬레이션

소개글

전자회로 설계 BJT 회로 해석 및 시뮬레이션에 대한 보고서 자료입니다.

본문내용

석한 결과, 이론값과 시뮬레이션 결과의 오차율은 1.18%를 보였다. 이는 우리는 설계과정에서를 25mV로 가정하고, small signal parameter 를 무시하여 계산하였기 때문이다. 실제 pspise에서는 값이 25.8mV이므로 값의 변경과 값을 무시하지 않고 계산하면 오차 값을 줄일 수가 있다.
(1)변경된 와 를 적용한 CC amp의 AC분석
이므로
(2) 변경된 와 를 적용한 1-stage CE amp. 회로 전압이득 계산
(3) 변경된 와 를 적용한 2-stage CE amp. 회로 전압이득 계산
<변경된 와 를 적용한 2-stage CE amp의 바이어스 AC 회로도>
<변경된 와 를 적용한 2-stage CE amp의 바이어스 AC 시뮬레이션 결과>
[표 6-a] 변경된 와 를 적용한 2-stage amp. with CC의 AC 분석 결과
이론값
시뮬레이션 결과
오차율 (%)
GV (dB)
32.79
32.90
0.34%
-변경된 와 를 적용한 2-stage amp. with CC의 AC분석 결과 이론값과 시뮬레이션 결과의 오차율은 0.34%가 되어 변경 전 1.18%에 비해 오차 값이 매우 줄어들었음을 확인해 볼 수 있다.
■CC amp의 역할
증폭기의 전압이득은 등가 transconductance 과 등가 출력저항 의 곱에 의해 계산된다. 계산된 각 경우의 전압이득은 [표 6-b]와 같다.
[표 6-b] 유무에 따른 1-stage amp & 2-stage amp. with CC의 AC 분석 결과
1-stage amp
2-stage amp
without
with
without
with
GV (dB)
34.19dB
22.15dB
33.63dB
33.18dB
-작은 부하저항 을 1-stage CE amp의 출력 단에 연결하는 경우, 증폭기 출력 단에서 보이는 출력 저항이 감소하여 [표 6-b]와 같이 증폭기의 전압이득은 34.19dB에서 22.15dB로 크게 감소한다. 이에 반해 추가적으로 콜렉터 공통 증폭기를 연결할 경우, 전압이득이 33.63dB에서 33.18dB로 5% 내외 밖에 감소되지 않는다. 이처럼 2-stage amp with CC의 전압이득 감소율이 더 작은 이유는 부하저항 이 CC amp에 연결될 경우, 전압 이득이 으로 1V/V에 근사한 값을 가지기 때문이다. 따라서 1-stage CE amp에 CC amp를 연결한 경우 다단증폭기가 되어 작은 부하저항으로 인한 이득의 감소를 완화할 수 있다는 장점이 있다.
[5] 토의
첫 번째 문제는 베이스 전류와 콜렉터 전류에 따른 특성비인 값을 구하는 것이었는데 우리가 구하는 구간은 0.5mA일 때의 값이었다. 이것을 시뮬레이션로써 그래프를 통하여 얻었는데 전자회로 이론시간에 배운 통상적인 100이란 값과 가까운 값인 124를 얻었다. 이것을 통하여 우리가 다루는 BJT소자의 특성에 대해 좀 더 다가갈 수 있었다고 본다. 그래프에서 보면 콜렉터 전류가 증가함에 따라서 값 역시 같이 일정한 크기로 증가하는 것을 확인할 수 있었다. 그러므로 콜렉터 전류를 어떻게 하느냐에 따라서 우리가 얻는 전류이득이 변하게 될 것이라는 것을 판단할 수 있다. 전류 이득을 통한 증폭기를 구성함에 있어서도 이러한 점을 고려하여 설계를 해야지 원하는 결과값에 최대한 가깝게 구현이 될 것이라는 것을 알 수 있었다.
다음으로는 공통 에미터 증폭기를 설계하는데 여기서는 에미터 저항이 있는 공통 에미터 증폭기와 저항이 없는 증폭기를 설계하였다. 에미터 저항이 존재함으로 인하여 입력저항 은 만큼 증가하게 된다. 이를 통하여 입력저항을 크게 만들어 주고 싶다면 에미터 저항을 첨가하게 되면 큰 임피던스의 출력단과 연결하는 회로로써 임피던스 매칭을 하기 수월해 진다. 다음으로는 공통 에미터 출력기를 설계하는데 에미터 단에 저항이 존재하지 않을 때, 존재할 때 바이패스 캐퍼시터의 존재유무에 따른 변화를 확인하는 것이다. 에미터 저항은 바로 앞선 설계에서 확인을 하였는데 에미터 저항이 있다면 출력의 전압이 낮아져서 전압이득이 줄어들게 된다. 이것을 위해서 바이패스 캐퍼시터를 연결하여 준다면 소신호에 대해서 나쁜 영향을 줄여주게 되어 낮은 임피던스를 만들어 주어 이득을 크게 해준다. 그러므로 에미터 저항만을 통하여 회로를 구성할때의 전압이득의 감쇄를 방지시켜주는 역할을 하게 된다.
공통 에미터 증폭기에서 출력단에 부하저항에 있을 때의 설계이다. 이때는 AC커플링을 해주는 커패시터도 연결이 되어있다. 이때는 출력단의 노이즈를 없어주고 DC신호도 없에주기 위하여 연결을 하는데 부하저항을 연결함으로써 이득은 줄어들게 된다. 그렇다면 이 부하저항을 통한 이득손실을 보완하기 위하여 다단 출력기를 구성하는 것이다. 다단 증폭기를 설계 하였는데 이것은 우선 첫 단에는 에미터 저항, 커패시터가 있는 공통 에미터를 설계하였고 다음단에는 부하저항이 있는 공통 콜렉터를 설계하였다. 이것을 통하여 다단 증폭기를 만들었는데 첫 단의 공통 에미터 회로는 위에서 했던 회로를 이용하였고 공통 콜렉터를 다음 단에 연결하여 낮은 이득을 보완하기 위하여 사용하였다. 그럼으로써 이득을 충분하게 줄 수 있고, 공통 콜렉터 회로, 다시 말하면 에미터 팔로워의 특성인 높은 입력 임피던스와 낮은 출력 임피던스를 통하여 음성, 및 영상신호처리를 하는데 유용한 출력단의 소자로써 동작을 할 수 있도록 하였다. 그리고 공통 콜렉터 회로를 통해서 전압이득은 거의 1에 가깝고 전류 및 전력이득은 1보다 훨씬 큰 값을 가지므로 다단 증폭기가 좋은 증폭기로써 동작하게 된다는 것을 확인할 수 있었다.
마지막으로 이번 설계에서 이론값과 시뮬레이션 값과의 오차 값의 가장 큰 원인은 열 전압을 로 설정하여 발생하였다. 이유는 pspise에서는 열 전압의 크기를 로 간주하였기 때문이다. 따라서 열 전압의 값을 25.8mV로 변경하고 small signal parameter 값을 고려하여 이론값을 구하고, 시뮬레이션을 한 결과 오차 값을 크게 줄일 수 있었다.
[6] 참고 문헌
Micro electronic circuit / sedra smith / 6ed / oxford / 2010

키워드

전자공학실험,   설계 실습 프로젝트,   에미터 공통 증폭기 ,   CC amp의 역할