연산 증폭기 기본 회로_예비(전자회로실험)

소개글

연산 증폭기 기본 회로_예비(전자회로실험)에 대한 보고서 자료입니다.

목차

전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로

1. 실험 목적
2. 이론
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항

본문내용

전자회로실험 예비보고서
1장. 연산 증폭기 기본 회로
1. 실험 목적
이상적인 연산증폭기의 특성을 파악하고 연산 증폭기를 이용한 기본 회로인 비반전 증폭기, 반전 증폭기, 가산 증폭기, 적분기의 회로 구성과 동작 원리를 이해한다.
2. 이론
2.1 연산 증폭기
연산 증폭기는 두 개의 입력과 한 개의 출력을 갖는다. 이상적인 연산 증폭기는 무한대의 전압 이득, 무한대의 입력 저항, 0의 출력 저항, 무한대의 속도를 가지며 두 입력 전압이 같게 되어 가상 단락 상태를 이룬다.
2.2 반전 증폭기
연산 증폭기의 기본적인 회로 구조중 하나이며, 비반전 입력을 접지시키면서 연산 증폭기를 저항 R1 및 R2와 함께 놓는다. 이상적인 Op-AMP의 성질에서 입력 임피던스는 무한대이므로 Vx=0 R1에 흐르는 전류 R2에 흐르는 전류 이고 이므로 에서 이 된다. 이와같이 출력이 입력과 부호가 반대인 증폭기를 반전 증폭기라 한다.
2.3 비반전 증폭기
비반전 증폭기는 반전 증폭기와 반대로 비반전 입력 단자에 입력 전압을 가한다. 비반전 입력 전압은 입력 전압과 같게 되고 가상 단락 특성에 따라 반전 입력 전압은 입력 신호 전압과 같게 된다. 따라서 R1에서 접지방향으로 흐르는 전류 이고 연산 증폭기의 입력 전류가 0 이므로 은 를 통하여 공급된다. 따라서 출력 전압은 이다.
2.4 가산 증폭기
가산기는 연산 증폭기를 이용한 전갑 가산기(덧셈기)를 말한다. 이상적인 연산 증폭기의 경우 Vx=0 이고, R1과 R2는 V1과 V2에 비례하는 전류를 각각 흘려준다. 두 전류는 가상 접지 노드에 더해져서 Rf를 통해 흐른다.
X노드에서 KCL을 사용하면 이고 가 된다. 따라서 이 회로는 전압을 더할 수도 있고 증폭시킬 수도 있다.
2.5 적분기
위의 그림과 같이 저항의 다른 쪽 끝을 가상 접지에 연결하는 경우 항상 입력 전압에 비례하는 전류를 얻게 되고, 그 전류가 커패시터에 흘러가게 되어 이상적인 적분기를 구현할 수 있다. R1에 흐르는 전류 이라 하면 커패시터에 흐르는 전류 이고 두 전류가 같으므로 식을 정리하면
가되어 입력값에 적분된 값이 출력으로 나온다.
3. 사용 장비 및 부품
직류 전원 공급 장치
함수 발생기
오실로스코프
디지털 멀티 미터
연산 증폭기 : 741(1개)
저항 : 1 kΩ, 10 kΩ, 100 kΩ, 1 MΩ, 390 Ω, 2 kΩ
커패시터 : 0.1 (마일러, 1개)
4. 실험 방법
4.1 반전 증폭기
1) 위와 같이 회로를 구성한다 R1=1kΩ, R2=10kΩ
2) 전원 입력에 피크값 1V, 주파수 1kHz인 정현파를 인가하고 입력과 출력 파형을 오실로스코프로 관찰한다.
3) 주파수를 증가시켜 3dB 주파수를 찾는다.
- 전압이득 이 배 (약 0.707)가 되는 주파수를 찾는다.
4) 입력의 크기는 유지하면서 저항 R2를 100kΩ과 1MΩ으로 바꿔가며 실험 2)를 반복한다.
4.2 비반전 증폭기
1) 위와 같이 회로를 구성한다 R1=1kΩ, R2=10kΩ
2) 전원 입력에 피크값 1V, 주파수 1kHz인 정현파를 인가하고 입력과 출력 파형을 오실로스코프로 관찰한다.
3) 주파수를 증가시켜 3dB 주파수를 찾는다.
- 전압이득 이 배 (약 0.707)가 되는 주파수를 찾는다.
4) 입력의 크기는 유지하면서 저항 R2를 100kΩ과 1MΩ으로 바꿔가며 실험 2)를 반복한다.
4.3 가산 증폭기
1) 위와 같이 회로를 구성한다. R1=1kΩ, R2=2kΩ, R3=390Ω
2) R1과 R2에 0V, -15V를 번갈아 인가하며 그에 따른 출력 전압을 디지털 멀티 미터로 측정하고 이론값과 비교한다.
4.4 적분기
1) 위와 같이 회로를 구성하고 R 값은 예비 보고 사항에서 계산한 값으로 인가한다. C=0.22 이다.
2) 입력에 직류 옵셋 전압이 0, 피크-피크값이 10V 이고 주파수가 1kHz인 구형 파를 인가했을 때 출력 파형을 오실로스코프로 관찰한다.
5. 예비 보고 사항
1) 일반적인 741 연산 증폭기의 핀 배열도를 조사하라.
2) 실험 회로 1-4의 회로에서 일 때 입력에 직류 옵셋 전압이 0, 피크-피크값이 10V 이고 주파수가 1kHz인 구형파를 인가했을 때 출력에서 피크-피크 값이 5V인 삼각파를 얻기 위한 저항 R 값을 구하라.
실험에서 적분기의 출력전압 이고 피크-피크값이 10V, 주파수가 1kHz인 구형파를 인가하므로 이 상수이므로 이다. 문제 에서 피크-피크값이 5V가 되게 하는 저항 R을 구하라 하였으므로 실험에서 주기가 1ms이므로 t=0.5ms일 때, Vout이 -5V인 경우의 R을 찾으면 된다. C=0.22, V=5V로 계산하면 R2272Ω이 나온다.
3) 실험 방법 4-1의 1) ~ 3)을 PSPICE로 시물레이션하라.
Vout 피크값 : 11V
차단주파수 : 95.4kHz
4) 실험 방법 4-2의 1) ~ 3)을 PSPICE로 시물레이션하라.
Vout 피크값 : 11V
차단주파수 : 95.5kHz
5) 실험 방법 4-3의 1), 2)를 PSPICE로 시물레이션하라.
R1=0V, R2=0V
R1=0V, R2=-15V
R1=-15V, R2=0V
R1=-15V, R2=-15V
R1에 가한 전압
R2에 가한 전압
Vout
0V
0V
0V
0V
-15V
2.92V
-15V
0V
5.85V
-15V
-15V
8.77V
6) 실험 방법 4-4의 1), 2)를 PSPICE로 시물레이션하라. (직류 옵셋 전압이 0V, 피크-피크값이 10V 이고 주파수가 1kHz인 구형파는 PSPICE에서 VPULSE를 이용하고 V1=-5, V2=5, TD=0, TF=1P, PW=0.5m, PER=1m로 놓아라.)
최대전압=14.6V, 최소전압=9.5V

키워드

전자회로실험,   전자회로,   회로실험,   전자,   전북대