|
테브난 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅲ. 노턴 등가회로 실험
(1) PSpice 모의실험
(2) 실험 도구 및 장비
(3) 실습 및 결과
(4) 분석 및 고찰
Ⅳ. 최대 전력 전달 이론 실
|
|
|
노튼 등가회로(그림26-5)를 구성하고, 각각의 RL 값에 대한 IL을 측정한다. 표 26-1에서 "IL, Measured, Norton Equivalent Circuit"에 값을 기록한다. S1을 개방하고 전원을 끈다.
실험21. 노튼의 정리(결과 보고서)
1. 실험목적
(1) 한 개 또는 두 개의 전압원을
|
|
|
테브난의 정리와 노튼의 정리를 통한 회로 해석법을 좀 더 공부하여, 보다 쉽게 회로를 이해하고 해석할 수있도록 노력해야할것이다. 그런 의미에서 오늘 실험을 통한 테브난의 등가회로-노튼의 등가회로에 대한 이해는 앞으로 회로 공부를
|
|
|
|
실험 9. 회로망 정리의 검증 (예비 레포트)
1. 실험 목적
2. 관련 이론
(1) 중첩의 정리
(2) 테브낭의 정리
(3) 노튼의 정리
(4) 밀만의 정리
(5) 상반정리
3. 예비 보고서 문제
실험 9. 회로망 정리의 검증 (결과 레포트)
3. 실 험 과 정
|
|
|
병렬을 다시 직렬로 계산하면 다음과 같은 이론값이 나온다.
는 로 이론적인 계산 값이 나온다.
(330Ω)을 다시 연결한 등가회로
2.2 Thevenin 등가회로를 실험적으로 구하려고 한다. 를 구하는 실험회로를 그리고 실험절차를 설명하라. 또 전압
|
|
|
기초전자회로실험 (인터비젼) 교재 외
Micro electronic Circuits SedraSmith (OXFORD), NAVER
(4) PSPICE를 이용한 시뮬레이션
실험 10. BJT의 이미터 바이어스 및 콜렉터 궤환 바이어스
(1) 결정
(2) 이미터 바이어스회로
(3) 콜렉터 궤환회로(=0)
(4) 콜렉터 궤환회
|
|
|
McGRAW.hill higher Education, 2009, pp145-146.
위키백과, 검색어|노튼의 정리,
http://ko.wikipedia.org/wiki/%EB%85%B8%ED%8A%BC%EC%9D%98_%EC%A0%95%EB%A6%AC 1. 목적
2. 관련이론
2.1 노튼의 정리
2.2 테브닌 등가회로와 노튼 등가회로의 관계
3. 이론값
4. 참고문헌
|
|
|
회로를 임의의 저항과 이에 직렬로 연결된 전압원을 나타내는데 사용된다. 이에 반해, 노튼의 정리는 임의의 회로를 1개의 전류원과 이 전류원에 병렬로 연결된 저항으로 변환하는데 사용한다.
실험을 통해 양쪽 경우 모두 등가저항의 크기가
|
|
|
회로의 저항들을 병렬 또는 직렬로 결합을 하여
등가회로를 만들 수 있다. 등가회로는 보기에는 다르나 가치가 같은 회로
이다.
≪ 그 림 ≫ ≪ 그 림 ≫ 12장 테브낭 정리
◎ 실험 목적
◎ 이론요약
◎ 실험순서 및 보고서
◎
|
|
|
최대한 비슷한 값으로 구성하도록 노력한다.
6. 참고문헌
- 기초전자실험 with PSpice
P.115~127 1. 실험 목표
2. 관련이론
2-1 소개
2-2 기초 이론
2-3 소자(부품) 소개
2-4 테브난의 정리 설명
3. PSpice 시뮬레이션 및 실험
3-1 시뮬레이
|
|
메뉴펼치기
