|
[건국대학교 논리회로 A+][2024 Ver] 3주차
목차
1. MUX_2x1 이름의 회로 생성 및 구현
2. MUX_4x1 이름의 회로 생성 및 구현
3. MUX_2x1 부회로 외형 변경
4. MUX_4x1 회로 외형 변경 & main함수 생성 및 구현
1. MUX_2x1 이름의 회로 생성 및 구현
M
|
|
|
[건국대학교 논리회로 A+][2024 Ver] 2주차
목차
1. LE 설치 및 실행 화면
2. 게이트 배치
3. 입/출력 핀 배치
4. 선 연결하기 (배선)
5. 모의실험 상황 (A = 1, B = 1, C = 0 인 경우)
6. 최종 진리표
1. LE 설치 및 실행 화면
LE 설치 및 실행
|
|
|
[건국대학교 논리회로 A+][2024 Ver] 12주차
목차
?1. 실습 A-1
?2. 실습 A-2
?3. 실습 A-3
?4. 실습 A-4
?5. 실습 B-1
?6. 실습 B-2
?고찰
?1. 실습 A-1
실습 A-1에서는 기본적인 논리회로 구성과 그 동작에 대해 배우게 된다. 이 실습의 주된
|
|
|
|
[건국대학교 논리회로 A+][2024 Ver] 13주차
목차
?1. 실습 A-1
?2. 실습 A-2
?3. 실습 B-1
?4. 실습 B-2
?5. 실습 B-3
?6. 실습 B-4
?6. 실습 B-5
?6. 실습 B-6
?고찰
?1. 실습 A-1
실습 A-1의 주요 목표는 디지털 회로의 기본 구성 요소인 논리
|
|
|
[건국대학교 논리회로 A+][2024 Ver] 14주차
목차
?1. 실습 A-1
?2. 실습 A-2
?3. 실습 A-3
?4. 실습 A-4
?5. 실습 A-5
?6. 실습 B-1
?7. 실습 B-2
?고찰
?1. 실습 A-1
실습 A-1은 논리 회로의 기본 개념과 활용을 이해하는 데 중점을 두고 진행
|
|
 |
회로”, 인하대 대학원 (2004) 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<8> 류 영 수, 락킹 상태 표시기를 이용한 지연 고정 루프 기반의 클록 합성기 설계, 부경대 대학원 2006 석사 논문 , 국회도서관 DLL 석사논문 자료실.
<9> 백 동
|
|
메뉴펼치기
