|
결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해서도 시뮬레이션을 돌려보았는데 12k저
|
|
|
. 이와 같은 경험은 앞으로의 전자공학 분야 연구나 실무에 큰 도움이 될 것이다. 1. 실습의 목표
2. 필요한 재료와 주의사항
3. 설계 및 실습 절차
4. 회로 구성도
5. 실험 방법론
6. 데이터 수집 및 분석
7. 결과 해석
8. 결론 및 제언
|
|
|
결과 ( Voltage phasor - Frequency Characteristic )
고주파 증폭회로의 시뮬레이션 결과이다.
이번엔 고주파증폭회로인데 로우패스필터의 주파수특성과 비슷한 주파수 특성이 나왔다 아무래도 실험책의 저주파와 고주파 회로도가 서로 바뀐듯하다. 어
|
|
|
실험을 할 때는 저번 실험보다는 회로가 간단하여 회로를 구성하는데 큰 어려움은 없었다. 그래서 시간도 더 단축할 수 있었고 결과도 우리가 원한대로 잘 나와 주었다. 특히 C-S(Common Source) Amplifier에서는 Gate에 입력되는 신호는 V0에서 증폭되
|
|
|
오차 이유).
5. 회로도 및 시뮬레이션
1. 회로도
2. 시뮬레이션 1. 실험 제목
2. 실험 목적
3. 결과 값 및 계산 값
1) 실험에 사용된 회로도
2) 사용된 저항
3) 실험에 필요한 공식
4) 측정 및 실험 값
4. 고찰
5. 회로도 및 시뮬레이션
|
|
|
특성을 나타낸다.
5. VCE - VBE 특성 곡선(되먹임 특성)
A, B, C의 특성 곡선을 이용해서 구할 수 있는데, 1상한에 A, 2상한에 B, 3상한에 C의 특성 곡선을 놓고 도해적으로 그려서 구한다.
실험 예상 결과
♣ 전원장치 : 2개의 저전압용 dc 전원
♣ 장
|
|
|
결과 Vo=5v
<회로 2> Pspice에 구현 (VI1=5V, VI2=0V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=0V, VI2=5V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=VI2=5V)
simulation 결과 Vo≒0v
4장 실험결과
1) BJT와 R로 구성된 회로(Inverter)
<회로 1> Br
|
|
|
혼자서 쓰는 것 보다는 전류 이득이 1에 가깝고 출력 저항이 크다는 특징을 이용해 가장 적절한 운영방식은 전류증폭기나 전류완충기로 사용할 수 있다는 사실도 알 수 있었다. 1. 실험의 이론
2. 실험 결과
3. 결과 분석 및 고찰
4. 결론
|
|
|
NFC 작동 원리
4) 전파의 파장
5) 루프 안테나의 원리
3. 제작 과정
1) 루프 안테나의 제작 단계
2) 공진 주파수 분석
3) 13.56MHz RFID 시스템 구성
4) 커패시터의 역할
5) 트랜지스터 스위치의 작동 방식
4. 실험 결과
5. 프로젝트 발표 및 결론
|
|
|
실험 결과
1) 공통 베이스 직류 바이어스 결과
2) 공통 베이스의 교류 전압 이득 결과
3) 입력 임피던스 Z_i 결과
4) 출력 임피던스 Z_out 결과
5) EF 회로 직류 바이어스 결과
6) 이미터 플로어의 교류 전압 이득 및 임피던스 결과
4. 문제 및 해
|
|
메뉴펼치기
