|
실험 목적
(1) 지정된 전압, 전류 및 저항조건을 만족하는 병렬 회로를 설계한다.
(2) 회로를 구성하고 시험하여 설계조건을 만족 하는지 확인한다
이론적 배경
지정된 저항조건을 만족하는 병렬회로 설계
회로에서 저항값 RT 가 사용
|
|
|
회로를 설계하였다. 저항 R1, R2, R3,의 비는 1:2:3이었다. 표 17-3의 실험 데이터를 인용하여 실험결과를 논의하시오. 설계결과가 설계사양에 정확하게 일치되었는지를 보고서에 언급하고, 만약 일치하지 않았으면 그 이유를 설명하시오(설계한
|
|
|
회로에서 이 므로 9mA +4mA + 2mA = 15mA이다. ()이므로 실험에 사용했던 1K, 2.2K 4.7K의 병렬 회로의 합성저항값은
이다. 따라서 V = IR의 수식에 대입해보면 V =15mA × 600Ω 즉, 9V로 계산되었다. 과정9에서 측정된 전압 VPS는 9V 이므로 계산값과 측정값이
|
|
|
4.69
5.73
14.97
5
15
0.71
0.65
2.15
1.36
10.13
15.00
7
15
0.70
0.64
2.15
1.36
10.11
14.97
실험 고찰
1. 직렬 연결된 저항기의 전압강하와 회로 전체에 인가된 전압 사이의 관계를 설명하시오.
---> 직렬일 때 전압은 각 저항을 거치면서 각 저항마다 전압 값이 나
|
|
|
실험1 (직렬 회로에서 저항구하기)
함수발생기로 10V로 맞추고 함수를 발생시키면 20V가 되었다. 이것은 기준에서 10V를 주어서 그런것이므로 5V에 설정을 하고 함수를 발생시켜야 10V의 함수가 발생되었다.
전압을 10V에서 20V로 2배해 주었는데 저
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
회로 구현의 어려움
- 이상적인 회로는 저항기를 제외한 나머지의 저항은 0이기 때문에 저항기 외에서의 전압강하는 일어나지 않는다. 또한 이상적인 실험환경에서는 온도나 습도 등의 요소들도 배제한다. 하지만 현실적으로 이것은 불가능
|
|
|
.8
1,000
15,000
0.12
0.1
1.2
1,000
100,000
0.102
0.1
1.02
15,000
1,000
1.6
0.1
16
비반전 증폭기에서 계산값의 , 이득 Gain = 1 + 이다.
3. 결론 및 토의
회로의 연결이 다른 실험에 비해 조금 복잡해서 회로 연결을 제대로 하지 못해서 실험시간이 매우 오래 걸렸다.
|
|
|
이루어져서 성공적인 실험이었다고 생각된다. 이제 마지막 실험이 남았는데 마지막 실험도 성공리에 끝마쳐서 유종의 미를 거둬야 겠다.
(a) RLC 직렬회로 (b) RLC 병렬회로 1. 실험진행 및 결과
2. 고찰
3. 확인문제 및 실험의 응용
|
|
|
1. 실험 목적
2. 실험 준비물
3. 기초 이론
4. 실험 진행방법
|
|
메뉴펼치기
