|
회로를 완성하게 되어 최적의 Serial Adder를 구현한다. 기본적인 Shift Register와 Full Adder를 최소한의 Gate로 구성한다. 오류 및 입력에 따른 값이 정확히 나오는지 확인한다.
3. 수행 결과
기본적인 Shift Register에 And, Or Gate를 제거하고 Mux를 넣어서
|
|
|
논리식을 구한다고 가정하자.
PI 식별단계는 ① 문제에서 주어진 각 최소항(minterm)의 2진수 값을 차례로 쓰는 것으로부터 시작한다. ② 다음에는 최소항들의 2진수 값을 보고 1의 개수가 같은 것끼리 모아 섹션(section)을 만들고 각 2진수 값 옆
|
|
|
1. 논리게이트 IC의 종류 및 명칭 분류
2. 실험 기자재 & 용도
3. 실험의 고찰 및 응용분야
|
|
|
TTL(Transistor Transistor Logic)
TTL의 특징
가장 많이 사용, 가격 저렴, 동작속도가 빠르다.
팬 아웃(fan-out)이 많이 얻어진다
출력 임피던스도 낮아 현재 가장 품종이 풍부하고 널리 사용됨.
전력 소비의 점에서 LS-TTL등으로 대치
멀티 이미터 회로
|
|
|
ppt 화일입니다. 1. 수의표현 설명과 예시
2. 불대수 설명 기본 공식 예시
3. 논리게이트 (도표 설명 공식 회로 진리표)
|
|
|
|
융통성: 실행순서의 조정이 가능
③ 단순성: 시스템 설계가 단순
④ 안정성: 0과 1로 유지되므로 높은 안정성
⑤ 견고성: 잡음 등에 강함
⑥ 정확성: 논리적인 처리로 정확한 결과 도출
- 중략 - 교재 전 범위 핵심요약+출제예상문제
|
|
|
6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터 및 10진 카운터
실험10. 시프트 레지스터 및 링 카운터
실험11. MUX & DEMUX
실험12. 디코딩 및 엔코딩
|
|
|
gram을 그리시오. 단 state는 Q1Q2이며 다음과 같이 정의한다: S0=00, S1=01, S2=10, S3=11.
(3) 동일한 동작을 하는 회로를 D flip-flops 대신에 2개의 J-K flip-flops을 이용하여 설계하시오. 각 flip-flop의 출력은 위의 회로와 같이 Q1와 Q2로 하여라. 단 최소의 gates
|
|
|
성하고 state diagram을 그리시오. State는 S0=0, S1=1로 한다. [10점]
7. 입력 X와 출력 Z를 가진 아래 state diagram을 state machine 회로로 구현하시오. 단, state는 S0=00, S1=01, S2=10으로 하고, D flip-flops을 사용하며, 최소 gates를 사용해 설계하시오. [10점]
|
|
|
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 = 00
|
|
메뉴펼치기
