|
Counter Implementation
주어진 문제에서 오직 8㎒의 input clock만 주어져 있고, the operating frequency of the count는 1㎒이므로 8㎒를 1㎒로 바꿔주는 frequency division이 필요하다. 세 개의 J-K flip-flop을 쓰면 의 frequency를 얻을 수 있다.
회로를 디자인 할 때, logic
|
|
|
우 출력은 “1” 이고 다를 경우 출력은 “0”이 된다.
NAND
X
Y
Z = X Y
0
0
1
0
1
1
1
0
1
1
1
0
NOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
0
XOR
X
Y
Z = X Y
0
0
0
0
1
1
1
0
1
1
1
0
XNOR
X
Y
Z = X Y
0
0
1
0
1
0
1
0
0
1
1
1
|
|
|
스위치를 누르면 가 소자되어 출력이 끊긴다.
④ 만일 SET 와 RESET 버튼 스위치를 동시에 누를 경우 이 기억회로는 출력이 나오지 않는다. 따라서 이것을 정지우선회로 또는 RESET 우선회로라고 한다.
논리식
(a) 무접점 논리회로 (b) 유접점 논리
|
|
|
예비보고서
멀티플렉서
제출일자 : 2015. 04. 29
1. 실험 관련 이론
-목적
조합논리회로의 또 다른 예로서 디멀티플렉서의 동작 원리 및 특성을 확인한다.
-관련이론
1) 멀티 플렉서
멀티플렉서(multiplexer)는 여러 개의 입력선 으로부터 필요한 데이
|
|
|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
|
논리식은 다음과 같다. 이는 디코더와 유사하다.
또한 멀티플렉서는 데이터통신 시스템에서 특정의 데이터를 선정하기 위항 사용할수도 있으며 다수의 RAM, ROM을 이용하여 논리회로의 합성도 가능하다.
(2) 멀티플렉서를 이용한 논리회로 : XOR
|
|
|
논리식의 표현
4) 2입력 논리식을 구성하기 위한 2입력 게이트의 조합
5) 3입력 논리회로와 2입력 논리회로의 설계 도식
6) 전파 지연의 정의 및 입력에서 출력으로의 변화 과정 설명
7) 전파 지연이 회로 성능에 미치는 영향과 그 중요성
8)
|
|
|
설계 목적
count 및 shift register 및 게이트를 이용한 제작
푸시 스위치를 이용하여 1회 누름 시 10초간 동작
동작중에도 버튼 누르면 시간 누적 1. 설계 목적
2. 관련 이론
3. 회로도
4. 소요 부품
5. 역할 분담 및 제작 일정
|
|
|
논리식은?
① AㆍB = X ② A + B = X ③ X = (AB)' ④ X = A ◎ B
3. 옷감을 선택 할 때 “디자인이 좋거나 색깔이 좋은 것 이면 사겠다.” 라는 명제를 논리회로에 대응 시키면 어느 것에 해당하는가?
① NOT 회로 ② AND 회로 ③ OR 회로 ④ NOR 회로
4. 다음
|
|
|
할 수 있는 기본 구조를 이해하게 되었다. 이러한 기초적인 설계를 통해 학생들은 디지털 회로의 작동 원리와 이론을 실습하며 실질적인 경험을 쌓을 수 있었다. 실습 과정에서 각 비트의 논리 상태에 따른 출력 결과의 변화와 캐리 비트의 전
|
|
메뉴펼치기
