|
회로를 구성하고 클럭을 1Hz로 설정하라. 클럭 펄스보다 앞서서 데이터 스위치를 HIGH 또는 LOW로 옮기면서 결과를 관찰하라. 보고서에 관찰 내용을 정리하라. 논리 1이 입력되면 패리티에 어떤 일이 생기는가? 논리 0이 입력되면 어떤 일이 생기
|
|
|
회로로 설계
1. multiSIM 을 이용하여 arbitrary sequence counter의 회로 작성
- 실험계획서에 따라 회로 작성
- Logic converter의 활용하여 Boolean 식 확인
- Switch를 이용한 초기값의 설정
2. 구현 결과 검증
- Load, count단자 동작 확인
- 정해진 sequence로 전
|
|
|
Token Ring 1. LAN
2. 802.3 표준화 체계
3. Ethernet
4. Fast Ethernet
5. Gigabit Ethernet
6. LAN Switching 개요
7. Layer2 Switching
8. Layer3 Switching
9. VLAN
10. VLAN 구성
11. LAN Switching 동작 원리
12. LAN Switching 기술 분류
13. Switching Architecture
|
|
|
되었다. 실습 과정에서는 각 비트의 입력 신호를 처리하여 결과를 출력하는 과정을 반복적으로 확인하였으며, 이를 통해 디지털 회로의 동작 원리를 명확히 파악할 수 있었다. 분석 과정에서 직면한 다양한 문제점, 즉 논리 게이트의 동작 확
|
|
|
을 반복하였습니다. D/A 변환기에서 전류 가산형 D/A 변환회로는 출력저항 RL(RL>>R)에 접속한 후 해당하는 비트의 전압을 V0, V1, V2, ···, Vn-1로 하면 Millman의 정리에 의하여 를 얻을 수 있습니다.
디지털 신호에서 논리 “1”의 상태일 때 각
|
|
|
|
논리 게이트의 조합을 탐구하는 것도 중요하다. 예를 들어, CMOS 기술을 적용한 집적 회로 설계를 통해 소형화 및 전력 효율성을 동시에 달성할 수 있는 가능성을 열어두어야 한다. 더 나아가, n-bit 이진가산기를 기반으로 하는 복잡한 연산 회
|
|
|
논리소자의 기능에 대한 실험입니다.
(6) <그림 17.10>의 회로를 구성하고, 단일펄스를 순차적으로 인가해가면서 지시된 점의 출력상태를 기록하라.
SI
CLK
A
B
C
D
0
↑
1
0
0
0
0
↑
1
1
0
0
0
↑
1
1
1
0
0
↑
1
1
1
1
1
↑
0
1
1
1
1
↑
0
0
1
1
1
↑
0
0
0
1
1
↑
|
|
|
회로 모두 Multiplexer의 다기능성을 잘 활용했음을 알 수 있었고, 다양한 조합을 통해 복잡한 논리 연산을 단순화하는 데 기여하였다. 또한, 실험 과정에서 발생할 수 있는 각종 노이즈 및 오류에도 불구하고 비교적 일관된 결과를 보여준 점은 M
|
|
|
회로도를 완성하라. 제조업체의 데이터 시트를 보고 G라 표기되어 있는 STROBE 입력은 어떻게 연결해야 하는지 결정하라. 회로를 구성하고 가능한 모든 입력들을 테스트하여 회로의 동작을 확인하라.
모의실험&실험예측(PSPICE Simulation)
▶2비트
|
|
|
논리 상태를 형성하는 구형파이다.
그림 1-8은 슈미트 트리거 회로의 기본 파형을 보여 주는 것이다.
그림 1-8 슈미트 트리거 회로의 기본 파형
슈미트 트리거 회로는 그림 1-9와 같이 두 개의 트랜지스터로 구성할 수 있다. 이 회로에서 한쪽 트
|
|
메뉴펼치기
