multisim 이용 - Arbitrary Sequence Counter (with parallel load) 설계 - 4-Bit 동기식 2진 카운터 설계
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

소개글

multisim 이용 - Arbitrary Sequence Counter (with parallel load) 설계 - 4-Bit 동기식 2진 카운터 설계에 대한 보고서 자료입니다.

목차

실험내용

설계
(1) State diagram 작성
(2) 진리표 작성
(3) Boolean expression
(4) Load – Counter 상태

설계화면 및 각 결과 및 동작화면

본문내용

Arbitrary Sequence Counter (with parallel load) 설계
-4개의 flip flop을 사용하여 4bit sequence를 정의: 최대 16개의 state를 표현
가능
(1) state diagram의 작성
(2) Synchronous counter 타입으로 설계
- D flip flop을 이용한 state table 작성
- 출력변수: 초기상태로 복귀하는 경우 1로 할당
(3) Load, Count 단자를 포함한 회로로 설계
1. multiSIM 을 이용하여 arbitrary sequence counter의 회로 작성
- 실험계획서에 따라 회로 작성
- Logic converter의 활용하여 Boolean 식 확인
- Switch를 이용한 초기값의 설정
2. 구현 결과 검증
- Load, count단자 동작 확인
- 정해진 sequence로 전이하는지 검증
- LED로 동작을 확인
- Self-correctness 검증
- Unused state로 출발해서 정상 state로 전이하는지 확인
- Self-correctness를 위한 다른 조치에 대해서 연구
  • 가격1,000
  • 페이지수7페이지
  • 등록일2010.04.17
  • 저작시기2006.4
  • 파일형식워드(doc)
  • 자료번호#600224
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니