|
회로도에서 보이듯이 각각의 세그먼트를 한 포트에 연결해 놓고, 다른 포트에서 Common 단자를 일일이 선택해가면서 출력을 빠르게 전환하는 Dynamic display 방식으로 출력하고 있다. 세그먼트가 출력하는 시간은 3ms로 실험을 통해 가장 알맞은 시
|
|
|
설계를 통해 BCD 카운터(74LS192P), 분주회로(74LS90), 클럭회로(SCO-020 1MHz), 디코더 등의 디지털 회로를 이해하는 총체적인 실험이다. SCO-020칩은 1MHz에서 수십 MHz에 이르는 다양한 종류의 칩들이 존재하나 각각의 칩은 한 가지 종류의 클럭 신호만 발
|
|
|
회로도 구성 방법인데, 이번 실험에서는 지난 실험에서 교수님이 몸소 보여주셨던 빵판 설계 비법을 한 번 그대로 따라해 보았다. 그런데 실수의 확률도 적어졌고, 무엇보다도 설계한 회로를 한눈에 검토할 때 발군의 장점을 보여주었다. 앞
|
|
|
있는 많은 동기 카운터는 프리셋이 가능하도록 설계 되어 있다. 다시 말해서 이것들은 비동기나 동기적으로 시작점을 미리 조작할 수 있고 이 프리세팅 동작은 카운터의 로딩이라고도 한다. 1. 실험 결과
2. 고찰
3. 실험 13의 고찰 문제
|
|
|
설계실습은 잘 되었다고 생각한다. 설계한 회로대로 브레드 보드에 연결한 결과, 오실로스코프를 통한 출력 파형은 이론과 근접하게 나왔고 예비레포트에서 Pspice를 통한 시뮬레이션과 크게 다르지 않았다. 하지만 오랜만에 오실로스코프와
|
|
|
설계실습이 잘되었는가? 잘되었다면 무슨 근거로 잘되었다고 생각하는가?
잘 안되었다면 그 이유는 무엇이라고 생각하는가?
부하저항에 따라 전압이 바뀌게 되더라도 결국은 안정적인 값으로 출력해주는 제어회로의 동작을 확인해보는 가
|
|
|
플롭(flip-flop)회로라 부르기도 한다.4) 일 때, 값을 계산하여라. -
- 이번 실험은 설계도 같이 해야 하기 때문에 <실험 7~11>만 실험하였다. <실험 7~11>에서는 회로를 구성하는 데 있어 다소 복잡한 회로 구성이었다. 주요 내용은 555소자 3
|
|
|
회로에 사용.
- Master-Slave Flip Flop: 레이싱 현상 방지구성(1상의 클록펄스)
(3) 74LS73
이번에 우리가 실험에서 사용하게 될 소자로서 Dual JK Flip Flop이며 이는 Falling edge에서 값이 변하도록 설계되어 있는 특징을 지니고 있다. Data sheet를 통해 내부구
|
|
|
회로에서는 계단파 출력이 나온다. 이 출력은 비교기의 한쪽 입력이 되고 아날로그입력과 비교되어 비교기 출력에는 서로 비교되어 전압이 같거나 기준전압이 크면 계수기의 동작이 멈춘다. 1. 설계 목표
2. 설계 내용
3. 연구과제
4. 참
|
|
|
논리로 동작하는 RS플립플롭처럼 동작한다. 즉 7474는 D플립플롭과 RS플립플롭이 조합된 플립플롭이라고 보면 된다. 원래 PRESET은 출력을 1로 CLEAR는 출력을 0으로 만들어주지만 우리는 반전회로이므로 반대로 입력해주어야 하는 것이다. 그러므
|
|
메뉴펼치기
