![](/images/paper/paper_view/small_img_1.gif) |
yield tiny hairpin-line resonator filter", MW&RF November 1999
[5] 곽우영,박진우, “ Hairpin Line 여파기의 간단화된 등가회로”, 한국통신학회논문지 99-9 Vol.24 N0.9A Ⅰ. 서 론
Ⅱ. 설계 이론
Ⅲ. 설계 및 시뮬레이션
Ⅳ. 제작 및 측정
Ⅴ. 결 론
|
- 페이지 5페이지
- 가격 2,000원
- 발행일 2008.11.18
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
![](/images/paper/paper_view/small_img_1.gif) |
디지털 액자 제작을 위한 하드웨어 구현과 소프트웨어를 설계하였다. 디지털액자를 설계하기까지 많은 시행착오가 있었다. MCU 회로 설계 과정, RS-232 통신 문제 등 이런 문제들을 해결하기 위해 인터넷에서 조사한 회로를 보고 우선 회로에 대
|
- 페이지 29페이지
- 가격 30,000원
- 발행일 2009.12.07
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
![](/images/paper/paper_view/small_img_1.gif) |
설계 및 제작, 충남대학교 석사학위논문, 2001
[3] 지충호, DDS/PLL Hybrid 광대역 주파수 합성기 설계 및 제작, 충남대학교 석사학위논문, 2005
[4] 이기정, 직접디지털 합성기를 이용한 PLL 모듈 설계 및 제작, 충남대학교 석사학위논문, 2003
[5] 하경수,
|
- 페이지 35페이지
- 가격 3,000원
- 발행일 2008.03.04
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
![](/images/paper/paper_view/small_img_1.gif) |
디지털 블록을 SYNOPSYS TM 의 VHDL 및 Design Analysis를 이용하여 설계검증 하였다. 25000컬러구현을 목적으로 한 Digital controller이나 직접적으로 OLED를 통하여 검증을 하지 못하였으나, 입력값과 결과값의 확인을 통하여 필요한 부분만을 설계하여 chip
|
- 페이지 18페이지
- 가격 7,000원
- 발행일 2008.05.20
- 파일종류 한글(hwp)
- 발행기관
- 저자
|
![](/images/paper/paper_view/small_img_1.gif) |
회로
KA4558 (Dual Operational Amplifier)
그림 46. 4558 데이터 시트
5.2 Clean Boost - 클린 부스트
그림 47. Clean Boost 전체 회로
5.3 Fuzz - 퍼즈
그림 48. Fuzz 전체 회로
5.4 Delay - 딜레이
그림 49. Delay 전체 회로
PT2399 (Single Chip Echo Processor IC)
그림 50. PT2399 PIN 배
|
- 페이지 33페이지
- 가격 7,000원
- 발행일 2012.12.13
- 파일종류 한글(hwp)
- 발행기관
- 저자
|