|
트랜지스터 내부의 결함, 또한 저항과 트랜지스터를 제대로 꼽지 않아 발생한 문제들이 있었다. 결과 3-25 차동 연산증폭기
실험 목적
․ 연산증폭기를 사용한 감산기와 차동 증폭기의 특성을 조사한다.
▣ 결과 값 및 종합 검토/
|
|
|
트랜지스터인 Q2에 걸리는 전압으로 처음에는 +로 시작하였다가 시간에 따라 급격히 감소하다가 -값에서 일정하게 계속 유지를 하다가 시뮬레이션이 끝나갈 무렵에 다시 상승했다. 실험 과정
(1) 부품 가져오기
(2) 선그리기
(3) 파라
|
|
|
컴퓨터 네트워크와 전자고속도로
9. 컴퓨터와 통신 인터페이스
Ⅷ. 정보화 추진의 원칙
1. 정보화 요소 간 균형발전의 원칙
2. 단계적 정보화의 원칙
3. 점진적 변화의 원칙
Ⅸ. 외국의 정보통신망 구축
Ⅹ. 정보화의 영향에 관한 견해
|
|
|
실험 결과에서 제시한 표가 우리 조에서 실험한 결과값이었다. 1. 실험제목………………………………………3
2. 실험목적………………………………………3
3. 실험장치………………………………………3
4. 실험 결과………………
|
|
|
실험 결과에서 제시하였다. N-MOS만을 이용하여 구성되긴 하였지만 우리가 예상한 Invertor와 마찬가지로 5V가 입력되었을 때는 0V가 출력되고, 0V가 입력되었을 때는 5V가 출력되는 결과를 얻을 수 있었다. 1. 실험제목……………………………
|
|
|
이 측정값을 기댓값(식4)과 비교하라.
결 론
이 실험에서는 180˚의 위상차를 갖는 소신호 공통이미터 증폭기의 동작과 특성을 설명하였다. 여기서 입력신호는 트랜지스터의 베이스 단자에 가해지는 반면에 출력신호는 콜렉터 단자로부터 얻는
|
|
|
실험결과
실험 1. Half-Wave Rectifier
≪ 그 림 ≫
[1-1] C가 없을 때 입력 정현파와 출력 파형을 측정하여 비교하시오.
≪ 그 림 ≫
C가 없을 때의 회로이므로 사전 보고서를 작성 할 때 시뮬레이션 했던 왼쪽 그
|
|
|
될 수 있다는 것을 염두해야 하는 것 같다. 그래서 실험할때에 저항값이 현저히 낮다 현저히 높다 라는 결과값 보다는 높다 낮다 그리고 단락되었다 정도만 구분이 가능하였으며 실제 저항값을 크게 차이가 나지는 않았다.
트랜지스터에 대한
|
|
|
키워나가는 데 집중할 예정이다. 1. 실험 결과
(1) 이진 AND 게이트 구현
1) Verilog HDL 및 시뮬레이션 개요
2) 시뮬레이션 결과 분석
3) 콤보 박스를 통한 실험 결과
(2) 4비트 XOR 게이트 설계
(3) 1비트 풀 애더 회로 구성
2. 논의
3. 최종 결론
|
|
|
실험이었고 그 결과는 위의 실험 결과에 첨부한 사진과 같이 나왔다. 우리가 알고 있는 일반적인 미분/적분 연산의 관계 그대로 입력 파형에 대한 출력 파형이 결정됨을 알 수 있었다.
사전 보고서에서 미분기의 입 출력 파형의 관계를
|
|
메뉴펼치기
