|
피드백저항을 조절 적당한 전압이득으로 변경
7번 램프의 추락사 (내부 균열이 예상됨)
해결 방안 : 새로 구매시 소요시간 10일 (포기) 설계 순서
역할 분담
서 론
간략 회로 설명
1차 회로도
2차 회로도
최종 회로도
|
|
|
회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠서 설계해본다.
3번 회로-2
3번 주파수 응답-2
결과를 보았을때 1e6 rad/s
|
|
|
전기전자 + 전자회로실습 (박종화, 고수복, 김용규, 김우성, 김종겸, 이형우 공저, 복주출판사 2005)
4. 회로이론의 기초 (김홍석, 청문각, 1997)
5. 교류회로(이론 및 실습) (이일근, 이영훈, 한남대학교 출판부(글누리), 2006)
6. 회로이론(강철호, 안
|
|
|
my.netian.com/~twssd/8051a/dac.htm Ⅰ. 서론
Ⅱ. 본론
1. DAC의 종류 및 특성
2. DAC의 parameter
3. R-2R Ladder Type DAC
4. 필요한 기초지식
5. 제작한 R-2R LADDER TYPE DAC
6. 제작한 4bit DAC
7. 실험 순서
8. 측정결과 및 분석
Ⅲ. 결론
|
|
|
설계(system design) 단계
④ 실제적 설계(physical design) 단계
- 중략 - 제 1 장 컴퓨터와 디지털 논리회로
제 2 장 데이터 표현
제 3 장 논리게이트와 부울대수
제 4 장 부울함수의 간소화 및 구현
제 5 장 조합논리회로
제 6 장 순서논리회로
|
|
|
time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
회로
TIME DOMAIN
steady state에서 37%가 되는 지점까지 떨어지는데 걸린시간은 대략적으로 6.1566로 나타남을 확인할 수 있다.
다음과 같이 가변저항의 b부분과 Inductor를 직렬로 연결한다. 이 회로는 처음에는 1이기 때문에 가장 첫 번째 실험의 회로
|
|
|
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다.
- 중략 - 제1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
* 각 장별 출제예상문제 + 해설
|
|
|
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다.
- 중략 - 제1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
* 각 장별 출제예상문제 + 해설
|
|
|
|
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다.
- 중략 - 제1장 컴퓨터와 디지털 논리회로
제2장 데이터 표현
제3장 논리게이트와 부울대수
제4장 부울함수의 간소화 및 구현
제5장 조합논리회로
* 각 장별 출제예상문제 + 해설
|
|
메뉴펼치기
