전자회로설계_실험_보고서
본 자료는 2페이지 의 미리보기를 제공합니다. 이미지를 클릭하여 주세요.
닫기
  • 1
  • 2
  • 3
  • 4
  • 5
  • 6
  • 7
해당 자료는 2페이지 까지만 미리보기를 제공합니다.
2페이지 이후부터 다운로드 후 확인할 수 있습니다.

목차

1. 아래 주어진 설계사양에 부합되는 Open loop 형태의 전압 증폭기 등가회로 (AC 및 Transient 해석용)를 설계하고, 개발된 등가회로를 PSpice를 사용하여 설계사양을 검증하시오.

2. 문제 1에서 개발된 등가회로를 이용하여 =0.1 인 series-Shunt negative feedback amplifier 를 설계하고 PSpice를 사용하여 아래 사항을 검증하고 문제 1의 설계사양과 비교 분석하시오.

3. 문제 1에서 개발된 등가회로를 변형하여 Pole frequencies - 1e6, 1e7, 1e8 rad/sec를 갖는 전압 증폭기 등가회로를 개발하고, 이를 사용하여 feedback gain 인 series-ghunt negative feedback 을 구성하시오

4.문제 3의 결과를 이용하여 값에 따른 stable, marginally stable, unstable amlifier 회로를 설정하고, 각 영역 대표회로의 주파수 응답 및 impulse respones 를 PSpice를 통하여 구하고, 상호관계를 찾아 분석하시오

5. 문제 3에서 구성된 negatice feedback amplifer 가 모든 주파수 영역에서 안정 되게 동작할 수 있도록 주파수 보상을 하여라.

본문내용

수 있다.
3번 회로-1
3번 주파수 응답-1
즉, 저항과 커패시터를 바꾼 회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠서 설계해본다.
3번 회로-2
3번 주파수 응답-2
결과를 보았을때 1e6 rad/sec 위치인 6.2Mhz 위치에 -3dB 가 생겼음을 확인한다.
그리고 1e7 rad/sec 위치에 -20dB 된 80dB 보다 -3dB 모자란 77dB 가 관찰되어 이위치가 2번째 Pole 위치임을
확인 할 수 있었으며 마지막으로 1e8 위치에서는 80dB에서 -40dB 된 40dB에서 -3dB 된 37dB 가 관찰 되는것을
보아 Pole들이 제대로 된 위치에 잡혔음을 알 수 있다.
그리고 문제 2처럼 값을 =0.1 로 두고 귀환을 시켜 negative feedback 회로를 만들어보았다.
3번 회로-3
3번 주파수 응답-3
주파수 응답이 달라져서 볼록한 부분이 생기고 Gain 이 떨어지긴 했지만 일단 전체적으로 0.1 괴환 때문에
20dB로 Gain이 떨어지는 정상적인 Gain 값을 얻어 낼 수 있었다.
4.문제 3의 결과를 이용하여 값에 따른 stable, marginally stable, unstable amlifier 회로를 설정하고,
각 영역 대표회로의 주파수 응답 및 impulse respones 를 PSpice를 통하여 구하고, 상호관계를 찾아 분석하시오
가 전달 함수 이다.
와 평면의 y축 위의 값은 에서 의 값이 0으로 가는 값이고 그 결과 전달함수는
가 되어 K' 의 impulse response 를 보인다.
값을 0.00121581, 0.00121582 로 해본다.
이 두점이 와 평면에서 두점이 Y축을 기점으로 양쪽에 있는 것으로 계산된다.
그에 따른 주파수 응답은
0.00121581
0.00121582
이 두값 사이에 따라 dB와 Phase 응답이 완젼 달라지게 된다.
5. 문제 3에서 구성된 negatice feedback amplifer 가 모든 주파수 영역에서 안정 되게 동작할 수 있도록
주파수 보상을 하여라.
===> Dominant pole compensation
수업시간에 배운데로 강제적으로 삽입되는 pole의 위치는 가능하면 0Hz 에 가까이 해야한다.
그래서 10Hz를 넣어보기로 한다.
회로구성
10Hz 위치에 pole이 하나 추가 되어 10Hz 위치부터
이미 Gain 감소가 일어나고 있으며 그 결과 0dB 즉
Gain 이 1인 부분에서는 -90정도의 Phase 이므로
안정화 되었다고 볼 수 있다.
6. 문제 4에서 얻어진 대표 값을 그대로 사용하여 주파수 보상된 amplifier에서의 응답을 보아라
0.00121581
0.00121582
이미 앞부분에서 10Hz에서 pole을 추가하여 뒷부분에서는 0.00121581 와 0.00121582 사이의 변화에서 안정도가
변하지 않는것을 확인해 볼 수 있다.

키워드

전자회로,   설계,   실험,   보고서,   회로,   물리,   전기회로
  • 가격1,000
  • 페이지수7페이지
  • 등록일2011.04.24
  • 저작시기2011.4
  • 파일형식한글(hwp)
  • 자료번호#671591
본 자료는 최근 2주간 다운받은 회원이 없습니다.
청소해
다운로드 장바구니