jisikworld

  • 통합검색
  • 대학레포트
  • 논문
  • 기업신용보고서
  • 취업자료
  • 파워포인트배경
  • 서식
고급 검색 X
고급 검색 열기

아래를 기준으로 검색

아래를 기준으로 정렬

  • 자료등록일 |
  • 정렬 기준 |

전문지식 4,103건

2016년 1학기 디지털논리회로 출석대체시험 핵심체크
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다. - 중략 - 제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 * 각 장별 출제예상문제 + 해설
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로요약, 2016년 1학기 디지털논리회로 출석대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 5,000원
  • 등록일 2016.05.23
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
2015년 1학기 디지털논리회로 출석대체시험 핵심체크
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다. - 중략 - 제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 * 각 장별 출제예상문제 + 해설
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로요약, 2015년 1학기 디지털논리회로 출석대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 5,000원
  • 등록일 2015.05.22
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
2014년 1학기 디지털논리회로 출석대체시험 핵심체크
설계 : 프로세서, 입출력 제어장치들을 설계하는 단계이다. - 중략 - 제1장 컴퓨터와 디지털 논리회로 제2장 데이터 표현 제3장 논리게이트와 부울대수 제4장 부울함수의 간소화 및 구현 제5장 조합논리회로 * 각 장별 출제예상문제 + 해설
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로요약, 2014년 1학기 디지털논리회로 출석대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 5,000원
  • 등록일 2014.05.29
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
2021년 1학기 디지털논리회로 출석수업대체시험 핵심체크
논리설계(logic design) 단계: 논리회로를 만들기 위해 논리소자들을 연결시키는 단계 - 중략 - 제 1 장 컴퓨터와 디지털 논리회로 제 2 장 데이터 표현 제 3 장 논리게이트와 부울대수 제 4 장 부울함수의 간소화 및 구현 제 5 장 조합논리회
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로시험, 2021년 1학기 디지털논리회로 출석수업대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 6,000원
  • 등록일 2021.04.19
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
2019년 1학기 디지털논리회로 출석수업대체시험 핵심체크
논리설계(logic design) 단계: 논리회로를 만들기 위해 논리소자들을 연결시키는 단계 - 중략 - 제 1 장 컴퓨터와 디지털 논리회로 제 2 장 데이터 표현 제 3 장 논리게이트와 부울대수 제 4 장 부울함수의 간소화 및 구현 제 5 장 조합논리회
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로시험, 2019년 1학기 디지털논리회로 출석수업대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 5,500원
  • 등록일 2019.05.14
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
2018년 1학기 디지털논리회로 출석대체시험 핵심체크
논리설계(logic design) 단계: 논리회로를 만들기 위해 논리소자들을 연결시키는 단계 - 중략 - 제 1 장 컴퓨터와 디지털 논리회로 제 2 장 데이터 표현 제 3 장 논리게이트와 부울대수 제 4 장 부울함수의 간소화 및 구현 제 5 장 조합논리회
디지털논리회로 방송대디지털논리회로, 방통대디지털논리회로 디지털논리회로시험, 2018년 1학기 디지털논리회로 출석대체시험 핵심체크,
  • 페이지 29페이지
  • 가격 5,000원
  • 등록일 2018.05.23
  • 파일종류 아크로벳(pdf)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
[논리회로설계]FSM binary/gray counter
회로를 통해 clock을 느리게 하여 사용할 수 있다. (kit에서는 4MHz의 clk가 입력된다.) variable을 이용해서 코딩을 할 수 있다. variable은 signal과 비슷하지만 scheduling을 하지 않는다는 점에서 차이점을 보인다. 실제 Kit를 사용해서 설계한 회로를 실험
논리회로설계 성균관대학교, 김종태 전기전자공학, [논리회로설계]FSM binary/gray counter,
  • 페이지 13페이지
  • 가격 1,500원
  • 등록일 2014.06.23
  • 파일종류 한글(hwp)
  • 참고문헌 있음
  • 최근 2주 판매 이력 없음
전기회로 실험 및 설계 실험(2) 7주차 결과보고서
회로 역시 간단한 직렬회로였기 때문에 빠른 시간 내에 실험을 끝낼 수 있었으나, 오히려 회로의 의미와 실험과정 중 물어보는 질문에 대하여 생각하는 시간이 더 필요하였다. 전체적인 실험은 간단하였다. 하지만, 그 결과가 가지는 의미나,
전기회로 홍익대, 전기회로실험 전기회로실험보고서, 전기회로 실험 및 설계 실험(2) 7주차 결과보고서,
  • 페이지 4페이지
  • 가격 1,900원
  • 등록일 2020.09.23
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
전기회로 실험 및 설계 실험(2) 7주차 예비보고서
실험 시 작용하는 다른 요소들을 고려해 보았을 때에, 수 V의 여유를 더 주어야 한다고 생각했다. 그림은 실험시 사용할 Op-Amp는 741 IC칩의 datasheet이다. 과도한 입력전압을 가해줄 시 칩이 타버리는 경우가 있으니 조심하여야하고, 칩에는 고정
전기회로 홍익대, 전기회로실험 전기회로실험보고서, 전기회로 실험 및 설계 실험(2) 7주차 예비보고서,
  • 페이지 5페이지
  • 가격 1,900원
  • 등록일 2020.09.23
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
전기회로 실험 및 설계 실험(2) 8주차 예비보고서
비교하시오. PSPICE 회로도 TIME DOMAIN 미분기이기 때문에 입력파형에 대한 출력파형은 입력파형을 미분한 그래프가 나타나게 된다. 미분기의 전달함수를 보면, 인 것을 확인할 수 있다. 1. 실험목적 2. 실험과정 및 예상되는 결과
전기회로 홍익대, 전기회로실험 전기회로실험보고서, 전기회로 실험 및 설계 실험(2) 8주차 예비보고서,
  • 페이지 7페이지
  • 가격 1,900원
  • 등록일 2020.09.23
  • 파일종류 한글(hwp)
  • 참고문헌 없음
  • 최근 2주 판매 이력 없음
top