|
실험적 접근과 그에 따른 결과 분석이 향후 연구를 통해 이루어지길 바란다. 다양한 실제 응용 사례를 통해 실무에서의 활용 가능성을 탐색하고, 이론과 실습의 연결고리를 더욱 강화하는 연구가 필요하다. 디지털 CMOS 회로의 진화는 계속될
|
|
|
실험 4. 처음 출력과 반대의 결과가 나오도록 7404를 연결하여 출력을 다시 확인하였다.
●결과 보고서
● 실험
<그림 10-2>
1. <그림 10-2>처럼 회로를 만들고, 클럭입력(CLK)에 구형파를 인가하라. 오실로스코프를 플립플롭 출력 QA에 동기
|
|
|
결과값이 나오고
Count-Down에서는 Count-Up와 반대로 15부터 0 다시 15부터 0...이 반복되는 결과값이 나온다.
15까지만 나오고 다시 반복되는 이유는 0에서 까지의 수를 셀수 있기 때문이다.(n은 플립플롭의 수)
6. 참고문헌
* 디지털 디자인 (M, Morris Ma
|
|
|
결과
실험 1) Encoder 74LS148의 동작 이해
※ 실험 1 회로도 ※
※ 실험 1 초깃값 ※
※ 실험1 초깃값 이유
- 실험1의 회로도에서 초깃값은 스위치가 모두 열려 있는 상태로, 최대값인 4가 뜬다.
※ 실험 1 FND 출력 : 0 ※ ※ 실험 1 FND 출력 : 1 ※
※ 실
|
|
|
.
실험준비물
(1) 전원공급기(GW GPC-3020A) 1대
(2) 오실로스코프
(3) SN7400SN 7411
SN7402SN 7432
SN7404SN 7486
SN7408그 밖의 설계자의 사양에 맞춘 각종 부품
SN7410(디코더, 플립플롭, 7 세그먼트 표시기등) 실험목적
기본 사양 및 구현 방법
실험준비물
|
|
|
t care이다.
가능한 카운트의 모든 경우의 수마다 각각의 플립-플롭의 J와 K의 입력에 대해 위의 과정을 수행한다. (그림 10-6)
구해진 각각의 입력에 대하여 간략화 과정(부울대수 혹은 카르노맵)을 수행한 후 게이트로 구현한다.
JK 플립-플롭 뿐
|
|
|
플롭의 입력 측의 규칙성을 막연히 찾으려 하지 말고, counter는 정확히 정의된 한정 상태 기계이므로 일반적인 상태기계를 구현하는 방법에 의해 상태도로부터 적절한 플립플롭을 사용하여 구현하는 것이 바람직하다.
출처-네이버
실험
JK Flip
|
|
|
플립플롭 지연시간만 3배로 걸리므로 총 지연시간은 150ns이다.
그러므로 최대 클럭 주파수는 1/150ns = 6.7MHz 이다.
7.11 순서 0,1,2,3,4,5의 mod-6 비동기 계수기를 하강 에지 트리거 JK 플립플롭을 사용하여 설계하시오. 그리고 설계된 회로에서 초기
|
|
|
실험 3 : 4비트 좌측 시프트 레지스터
아래 그림과 같이 JK-FF를 이용하여 회로를 구성한다. CLR을 Low에서 High로 출력을
clear하고, 전체의 플립플롭이 reset되었는지 확인한다. CP를 순차적으로 인가해 가면서 지시된 점의 전압을 측정하여 표에 기
|
|
|
사용 칩에 대한 설명
74_76 JK 플립플롭
두 개의 입력 J, K를 갖는다.
J=K=1이면 출력 값은
반전된다.
그리고 CLK가 하강에지 일 때
출력 값에 변화가 생긴다.
74_163 Modulo 16 Counter
P 와 T 는 Enable 단자로
값이 1로 입력 되었을 때 CLK 값에 따라 출
|
|
메뉴펼치기
