카운터에 대한 설명

소개글

카운터에 대한 설명에 대한 보고서 자료입니다.

목차

10.1 리플 카운터

10.2 Divide-by-N 리플 카운터를 만들기 위한 decode-and-clear 방법

10.3 Divide-by-N 동기카운터

10.4 프리셋할 수 있는 카운터

10.5 업-다운 카운터

본문내용

MSI 카운터 IC
10.1 리플 카운터
하강 에지 JK 플립-플롭으로 구성된 4-비트의 리플 카운터
- 앞 단 플립-플롭의 출력이 다음 단 플립-플롭의 클록 입력으로 연결(전파)
- 두 번째 플립-플롭(B)이 토글되기 위해서는 첫 번째 플립-플롭(A)의 출력이 HIGH에서 LOW로의 상태변화를 가져야 한다.
- 각 단의 출력 주파수는 전 단 출력주파수의 절반이 된다. 따라서 마지막 단(D)의 출력은 첫 단(A) 입력의 1/16 이 된다.
- 따라서 Divide-by-16 카운터 혹은 MOD-16 카운터라고 명명한다.
- 0000부터 1111까지 계수하고 난 후 다시 0000에서부터 시작한다.
- 각 플립-플롭이 25ns의 지연시간을 갖는다면 전체적으로 4*25ns만큼의 지연시간이 필요하다.
10.2 Divide-by-N 리플 카운터를 만들기 위한
decode-and-clear 방법
다섯 번째 클럭펄스 후에 카운터를 리셋하는 decode and clear 방법을 사용한
divide-by-5 카운터
- 앞 단 플립-플롭의 출력이 다음 단 플립-플롭의 클록 입력으로 연결(전파)
- 카운터의 출력이 5 (1012)을 나타낼 때 LOW 출력을 발생시키는 NAND 회로에 의해서 모든 플립-플롭이 클리어된다.
- 파형에 보이는 것처럼 5인 상태로 약간의 시간동안 존재할 수 있다.(스파이크 혹은 글리치 발생)
- Divide-by-임의의 수에 대해서 구성이 가능하다.
예제 9-2
Divide-by-10 카운터를 설계하라.
해답
- 0에서 9까지 카운트한 후 다시 0으로 돌아가야 한다. 즉 10에서 리셋해야 한다.
- 2진으로 10까지 카운트하기 위해 4개의 플립-플롭이 필요하다.
- 10(10102)은 최상위 비트(23)와 21비트에서 1을 갖게 되므로 하나의 NAND게이트를 사용하여 10을 디코드할 수 있다.
10.3 Divide-by-N 동기카운터
Divide-by-N 리플 카운터의 문제점을 해결하기 위해 사용.
모든 클럭 입력을 함께 연결하므로 각각의 플립-플롭은 동시에 상태가 변화한다.
클럭 펄스가 입력된 후에 Q에서 원하는 변화를 얻기 위하여 클럭 펄스가 인가되기 전의 JK입력의 값을 정의하여 주는 것이 필수적이다.
- 만약 출력 Q가 0이고 클럭의 하강 에지 이후에도 0이길 원한다면 J는 반드시 0이고 K는 don't care(0 or 1)이다.
- 마찬가지로 Q가 0에서 1로 변하길 원한다면 J는 반드시 1이고 K는 don't care이다.
가능한 카운트의 모든 경우의 수마다 각각의 플립-플롭의 J와 K의 입력에 대해 위의 과정을 수행한다. (그림 10-6)
구해진 각각의 입력에 대하여 간략화 과정(부울대수 혹은 카르노맵)을 수행한 후 게이트로 구현한다.
JK 플립-플롭 뿐만 아니라 D 플립-플롭 혹은 T 플립-플롭으로도 설계가 가능하다.
예제 10-2
하강 에지 JK플립-플롭을 사용하여 divide-by-6 카운터를 설계하라.
해답
- 000에서 카운트를 시작하여 101이 된 후 다시 000으로 돌아간다.(반복)
- 세 개의 플립-플롭이 필요하다.
- 클럭 인가 전의 JK 입력을 정의하고 간략화 하여야 한다.
10.4 프리셋할 수 있는 카운터
NAND 게이트를 사용하여 리플 카운터에 있는 각각의 플립-플롭에
bar CLEAR
와
bar PRESET
신호를 공급할 수 있는 카운터
- PRESET CONTROL 이 HIGH(1)인 동안 PRESET INPUT을 허가.
- PRESET CONTROL 이 LOW(0)인 동안 설정된 값부터 카운트.
- 그림 10-12처럼 Divide-by-N 카운터로도 응용 가능.
- Preset Control 이 HIGH인 동안 Preset Input이 1이면 Preset, 0이면 Clear
- 1-0-1부터 1-1-1까지 카운트를 한 후 0-0-0이 되면 NOR 게이트 출력에 의해 즉시 1-0-1 상태로 되돌아가게 된다.
- 그러나 이 방법도 decode and clear 방법처럼 스파이크를 생성하는 단점이 있다.
10.5 업-다운 카운터
리플 다운 카운터는 전단의 보수 출력
bar Q
를 다음 단의 클록으로 연결함으로써 구성 가능하다.(그림 10-14)
동기 다운 카운터 역시 전단의 보수 출력
bar Q
를 이용함으로써 설계 가능하다.(그림 10-15)
동기 업/다운 카운터는 업 카운터의 구조에 그림 10-15의 구조를 추가함으로써 얻을 수 있으며 10-3절의 동기 카운터 설계 방식으로도 설계 가능하다.

키워드

리플 카운터의 동작,   Divide-by-N 카운터,   decode-and-clear 방법,   동기 카운터 설계,   업-다운 카운터,   MSI 카운터 IC