|
2.5
(5) (4)에서 조절한 가변저항을 이용하여 [그림 4]와 같이 회로를 결선하시오. 입력전압은 (1)의 값을 사용한다.
(6) 전류 과 를 측정하시오.
: 이론값 1.333 4
4.3 KVL/KCL 법칙
<실험 개요>
① DC power supply, Multi-meter 그리고 임의의 저항 3개를 준
|
|
|
2, 3이라고 했을 때 왼쪽에 있을 때 반대편 저항에 흐르는 전류를 측정하고 를 에 옮기고 가 있던 도선에 흐르는 전류를 측정한 결과이다. 두 개의 결과가 같다는 것이 바로 Reciprocity정리라고 하고, 이는 호혜성이라는 의미를 가진다. 해당 실험
|
|
|
2.3043
mW
2.3039
mW
2.3036
mW
2.3025
mW
2.3014
mW
(4) Power 가 최대가 될 때 가변저항을 회로에서 분리시키고 단자 b-c 사이의 저항 를 측정한다. 가 4.2에서 구한 Thevenin 등가저항 와 일치하는가?
: 이론값 5.405 =
[그림 3] [그림 4]
4.4 reciprocity 정리
<실험개요
|
|
|
2배와 배가 되도록 가변저항을 조절하고 time constant와 의 값을 각각 측정하시오.
2배인 경우: time constant = 0.02ms 0.5
배인 경우: time constant = 0.005ms 2
[그림 5] [그림 6] [그림 7]
[그림 8] 1. 실험목적
2. 실험이론
3. 기기 및 부품
|
|
|
/100]+[(0.8421∠-47.048°)/4700]=0.0045∠7.4765°
4.4689∠0°을 1k으로 나눈 값과 거의 비슷하게 나타는 것을 확인할 수 있다.
3. 실험 결론
이번실험은 RLC회로에서 KCL과 KVL이 성립하는지 Phasor측정을 통하여 확인하는 실험이었다. 실험자체는 어렵지 않았
|
|
|
2] 관련해서 Vin에 DC sweep을 이용하여 Vo 특성 그래프를 확인하고, Saturation이 일어나서 왜곡현상이 일어나는 지점을 찾아서 설명하시오. (DC sweep은 -Vcc에서 +Vcc까지)
Vout 은 모든지점에서 Saturation이 일어나 15V (vcc 범위)를 넘지 못한다.
3. 실험 결
|
|
|
2.54, 2.54, 2.53과 같이 나타나게 되며 가 성립함을 알 수 있다.
3. 실험 결론
첫 번째 실험은 직렬 및 병렬 저항회로를 구성하여 각 연결에서의 저항의 합성에 대하여 확인하는 실험이었다. 직렬회로에서의 저항의 합성은 각 저항의 합이 합성 저
|
|
|
실험 시 연결 도선에 의한 측정 전압, 전류, 저항 값에 차이가 있을 수 있다고 생각하였는데, 구리도선 길이 3.14m 1mm의 저항 값은 1/100이하의 값을 가지므로, 실험 자체에 영향을 미치지 않는다고 생각하고 무시하였다.
실험 결론
2주차 실험으
|
|
|
실험회로에서의 유효전력을 측정한 후 표 15.4 ( b )를 완성하라.
5. 참고자료
- 기초전기전자공학실험 (교학사, 대한전자공학회, 199-220페이지)
- 회로해석 ( 임제탁 김수중 김종교 공역) 1. 실험목적
2. 이론
3. 사용기기 및 부품
4. 실험
|
|
|
전자공학실험 (교학사, 대한전자공학회, 199-220페이지)
- 회로해석 ( 임제탁 김수중 김종교 공역)
- 한남대 수업자료
http://picaso.hannam.ac.kr/courses/Undergraduate/EEcirLab1/Lectnotes/6%C0%E5%B9%DF%C7%A5.pdf 1. 실험목적
2. 이론
3. 사용기기 및 부품
4.
|
|
메뉴펼치기
