|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 14주차 예비레포트+MATLAB코드+LTSpice회로 - BJT I-V Characteristics & CE Amplifier
목차
I.Introduction
I.1.Goals
II.Summary of Theories
Ⅲ. Pre-lab Report
Ⅲ.1. Pre-lab. 1) BJT i_B-v_BE
Ⅲ.2. Pre-lab. 2) BJT i_C-v_CE
Ⅲ.3. P
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 3주차 결과레포트+MATLAB코드+실험데이터+교수님피드백 - 2nd Order RLC Circuit Frequency Responses
목차
I. Introduction
II. Experiment Setup
III. Experimental Results & Analysis
IV. Conclusion
I. Introduction
2차 RLC
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 3주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - 2nd Order RLC Circuit Frequency Responses
목차
I. Introduction
II. Summary of Theories
III. Pre-lab Report
IV. Concluding Remarks
I. Introduction
2차 RLC 회로
|
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 결과레포트+MATLAB코드+실험데이터 - Practical Op-Amp Specifications
목차
I. Introduction
II. Experiment Setup
III. Experimental Results & Analysis
IV. Conclusion
I. Introduction
프랙티컬 오퍼레이션 앰프
|
|
|
(서울시립대 전전설3) [종합2등(A+), 성적증명] 5주차 예비레포트+MATLAB코드+LTSpice회로+교수님피드백 - Practical Op-Amp Specifications
목차
I. Introduction
II. Summary of Theories
III. Pre-lab Report
IV. Concluding Remarks
I. Introduction
프랙티컬 연산증폭
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 2주차 예비+결과(코드포함) HBE-Combo2-SE board
목차
가. 실험목표
나. 이론적배경
다. Simulation
1)OR gate, XOR gate
2)Half Adder
3)1-bit Full Adder
4)4-bits Ripple Carry Full Adder
라. 결론
마.
|
|
|
[전자전기컴퓨터설계실험2] A+ 서울시립대학교 전전설2 3주차 예비+결과(코드포함) Verilog HDL
목차
가. 실험목표
나. 이론적배경
1.Verilog HDL 어휘 규칙
2.테스트벤치 모듈
다. Simulation
1. 1-bit Full Adder with primitive modeling method
2. 1-bit Full
|
|
|
main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913
|
|
|
|
전자전기컴퓨터설계실험2(전전설2) (3) Logic Design using Verilog HDL
목차
Ⅰ. 서론
1. 실험 목적
2. 실험 이론
2.1. HDL
2.2. Verilog
Ⅱ. 본론
1. 실험 장비 및 사용법
1.1. Verilog HDL
1.1.1. Verilog 어휘 규칙
1.1.2. Module(1)
1.1.3. Logic Value
|
|
|
국한된다. 반면, 순차회로는 현재 입력뿐만 아니라 이전의 상태나 입력 이력을 포함하여 출력이 결정되는 회 1. 조합회로와 순차회로의 차이점에 대하여 조사하시오.
2. SR 래치와 SR 플립플롭에 대하여 timing diagram을 그려서 비교 설명
|
|
메뉴펼치기
