|
회로도에서, 스위치가 모두 닫혀 있는 경우, 모두 Low이므로 최솟값인 0이 뜨고, S4부터 순차적으로 스위치를 열 때마다 1씩 증가하게 된다.
실험 2) Decoder 74LS138의 동작 이해
※ 실험 2 회로도 ※
※ S1, S2 00일 때 ※ ※ S1, S2 01일 때 ※
※ S1, S2 10
|
- 페이지 12페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Encoder
- Decoder
- Multiplexer
- 7-Segement
5. Simulation
실험1) 4 to 1 MUX
실험2)Dip S/W 0~9 입력에 따른 7-segment LED
실험3) Encoder 설계
실험4) Decoder 설계
6.Experimental Results
실험 1~4
A. Data
B. Discussion
7. Analysis
8. Conclusion
9. Re
|
- 페이지 26페이지
- 가격 1,400원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
.kr/class3/assistant/Manual/2002-2/실험II_02-회로망정리의검증.hwp 결과보고서
■ 실 험 제 목 : Thevenin & Norton 정리
■ 실 험 목 적 :
■ 관련 이론
■ 실습 평가
■ 참고문헌 및 Internet Site URL
■소감 및 건의사항
예비보고서
1. 목 적
2. 이 론
|
- 페이지 14페이지
- 가격 2,000원
- 등록일 2010.02.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
들면 7447의 출력이 b,c만 0V(LOW)가 나오면서 segment의 b와 c에만 불이 들어오게 되고, 숫자 1이 출력 되는 것을 알 수 있다. 실험 8. Encoder와 Decoder
1. 목적
2. 이론적 배경
3. 사용 장비 및 부품
4. 실험 방법
5. 예비 보고 사항
6. 결과 보고서
|
- 페이지 11페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
인코더
4) http://www.blitzlogic.com/7seg_89.htm
2. FPGA 보드 작동사진
1) 1번실험 사진(보드)
2) 2번실험 사진
3) 3번실험 사진
4) 4번실험 사진 1. Title
2. Name
3. Abstract
4. Background
5.Experimental Results
1. 실험1
A. Data
1)소스
2)동작 사진
|
- 페이지 27페이지
- 가격 3,000원
- 등록일 2007.01.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|