|
회로를 설계하기 위해 OrCAD Express를 사용하려는 프로젝트
단순히 회로도면만을 작성하기 위한 프로젝트 Pspice 기초와 활용
Ver 14.2
PSpice 란?
실험과 시뮬레이션
기본 아이콘 소개
Project 만들기
Project 관리자 폴더
Pspice 기본 윈도우
T
|
|
|
특성을 비교하는 것이 효과적이다. 실험을 위해서는 각 소자의 데이터 시트를 충분히 검토하여 전압, 전류, 게이트 전압 등의 스펙을 이해하는 것이 필수적이다. 이후 적절한 테스트 환경을 마련해야 한다. 테스트 회로를 구성할 때, MOSFET의
|
|
|
.
참고문헌
일렉트로닉스 : MALVINO : 대영사
신회로이론 : 박송배 저 : 문운당
일반전자공학실험 : 김태중 저 : 상학당 1. 실험일자
2. 실험제목
3. 실험목적
4. 실험준비물
5. 실험절차
6. 기본지식 및 관련이론
참고문헌
|
|
|
회로조사 및 작도 결과(실험결과)
조원별로 나누어 교재와 인터넷 검색을 통하여 아래 회로를 입수하여, OR CAD를 이용하여 회로도를 작도하여, 열전대 입력대신 0~50mV를 인가하여 출력을 Pspice를 이용하여 시뮬레이션을 하였으나 입력치에 대하
|
|
|
실험
그림 2.11(a)의 회로를 결선하고 출력 전압을 측정한다. 비반전증폭기 특성을 고려하여 op-amp의 입력 오프셋전압을 계산한다.
출력전압 측정결과 105.401mV가 측정되었다. 회로에서 이득 gain은 이므로 100이다. 따라서 오프셋 전압은
105.401mV/10
|
|
|
회로에 고역과 저역을 모두 담았습니다.
이번실험은 저항과 커패시터의 값을 정한 후 cut off frequency를 찾는 실험입니다.
저희 조는 R=1KΩ, C=0.01㎌와 R=100kΩ, C=0.01㎌를 사용하여 각각 의 차단 주파수
을 구하였습니다.
비교적 정확한 값을 찾아
|
|
|
실험을 하였습니다.
이번 실험은 JFET의 직류 바이어스는 소자의 전달 특성과 소스 저항에 의해 결정되는 직류 자기 바비어스에 의대 결정됩니다. 이 직류 바이어스 점에서 교류 전압이득은 gm과 같은 소자의 파라미터와 회로의 드레인 저항에
|
|
|
실험 과정에서의 오류 분석도 중요한 학습 요소였다. 실험적 오차 요인을 고려하고 이를 최소화하기 위한 방법을 모색함으로써, 더욱 정밀한 측정을 추구할 수 있었다. 최종적으로, 이 실험을 통해 필터 회로의 이론적 이해와 함께 실제 설계
|
|
|
응답의 해를 구하면
과제동의 경우 : ⑭-1
임계 제동의 경우 : ⑭-2
부족 제동의 경우 : ⑭-3
이 얻어진다. 여기서 상수는 초기치 와 로부터 결정된다.
마찬가지 방법으로 RLC 병렬회로에 대해서 t>0인 경우 루프에 KCL을 적용하여
회로 방정식을
|
|
|
|
실험 후, 측정한 데이터를 바탕으로 그래프를 작성하고, 전압과 전류 간의 관계를 분석하여 선형성을 확인한다. 마지막으로, 실험 결과를 정리하고 관찰 내용을 바탕으로 회로의 전기적 특성을 정리한다. 실험 과정에서는 정확한 측정을 위해
|
|
메뉴펼치기
