|
설 계 내 용
입 력
- CLK : 클럭입력 (100Hz)
- CLEAR : 클리어입력, 0이 되면
모든 출력이 0으로 리셋
- START_STOP : 시간증가 / 정지모드 입력
0일때 정지모드, 1일때 증가모드
출 력
- SEC_10_D : 초단위 10의
|
|
|
있다. 둘째, 회로의 응답 속도를 개선하기 위한 논리 게이트의 지연 시간을 줄이는 것이 필요하다. 빠른 연산을 위한 더 좋은 게이트를 선택하는 것이 중요하다. 셋째, 다양한 테스트 조건을 설정하여 회로의 성능을 분석하고 최적화할 수 있
|
|
|
|
회로 설계와 다양한 실험을 통해 이 경험을 확장하고, 깊이 있는 지식을 쌓아가고자 한다. 마무리하면서, 이번 실습이 단순한 이론 학습을 넘어 실제적인 기술을 익히고, 문제 해결 능력을 길러주는 기회가 되었음을 느낀다. 이 경험이 나의
|
|
|
함수가 실행을 시작할 때, 오직 그 함수의 실행동안만 접근가능하도록 남아있는 임시 데이터 아이템(지역 변수)이 푸쉬된다.
아래의 예에서, "X"는 프로그램이 실행될 때 스택에 있게 되는 데이터이다; 프로그램은 그 다음 작은 양의 저장공간
|
|
|
함수를 통하여 나타내려고 하였으나 계속 실패하여 위와 같이 각 경우에 해당하는 출력을 모두 code로 작성했다. switch가 4bit이므로 모든 경우는 총 16가지이다. partⅠ Simple Switch & LED Test
partⅡ 8-bit Wide 2-to-1 MUX
partⅢ 3-bit Wide 4-to-1 MUX
pa
|
|
|
함수를 사용한다. 8bit로 설정해주어야 한다. 그리고 그 함수를 저장한다. 이전의 part4에서 사용하였던 full adder부분을 모두 지우고 LPM_MULT함수를 입력한다. LPM_MULT함수 한 줄이면 part4에서 적었던 긴 full adder들은 필요가 없게 된다. partⅠ 8-bit
|
|
|
함수를 사용하여 작성하려고 하였다. 하지만 이와 같이 코드를 작성하였을 때 Blinking을 표현하기가 어려웠고 segment에서 assign부분의 조건을 binary로만 설정할 수 있어서 어려움이 더 컸다. 그래서 segment의 부분을 없애고 Shifting과 Blinking을 구분
|
|
|
main file 에 대해서만 waveform을 비롯한 결과들이 simulation된다는 것을 이해했다.
8.참고문헌
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913
|
|
|
설계실습 5. 신호 발생기
(1) 계획서의 (1)에서 설계한 대로, 그림 1에 주어진 Wien bridge 발진기를 제작하시오. 이 때OP-Amp는 ±15 V 전압을 공급하시오.
- R1=9.945kΩ, R2=20.1kΩ 으로 제작하였습니다.
(2) 입력파형과 출력파형이 Oscilloscope에 동시에
|
|
|
회로 설계의 기본 개념을 얼마나 잘 이해하고 있는지를 확인하기 위함이다. 둘째, 실험 과정에서의 수행 능력을 평가한다. 학생들이 실제 회로를 조립하고, 측정 장비를 사용하는 능력은 실습의 중요한 부분이다. 이 단계에서 안전 규정을 준
|
|
메뉴펼치기
