|
실험 과정>
① 연산 증폭기의 이득
1. 왼쪽 회로를 구성한다. RF = RR 10kΩ로 구성한다. 두 개의 DC전원은 각각 9V, 정현파 발생기는 1kHz, 0V로 설정한다.
2. 출력 파형이 왜곡되는 바로 이전 상태까지 정현파 발생기의 출력 전압을 점진적으로 증가
|
|
|
디지털 멀티미터
- 제너 다이오드 : 1N5225
- 저항 : 470Ω, 1KΩ
4. 실험 방법
4.1 파형 정형 회로
그림 2. 전압 안정화 회로
(1) 그림 2의 회로를 구성하라.
(2) 입출력 그래프를 관찰 한 후 을 측정한다.
(3) DC 입력 전압을 0 ~ 10V (1V 간격)로 변화시키면
|
|
|
경험을 향상시키는 데 큰 기여를 할 것이다. 1. 설계 과정 개요
1) 기본 클럭 생성 및 카운팅 회로의 실험
2) 2자리 디지털 표시와 숫자 제한 설정
3) 3자리 시간 표시 카운터 설계
4) 부가 기능 스위치 구현
5) 설계 검토 및 개선 사항
|
|
|
실험을 하면서 RLC회로의 전반적인 이론과 더불어 실험에 많은 도움을 주신 김성열 조교분께 감사의 말을 전합니다. 수고하셨습니다. □ 실험 과정
□ 실험 결과
□ 실험 과정
□ 실험 결과
□ 실험 과정
□ 공진 주파수
□ 실
|
|
|
회로가 무엇인지는 잘 모르겠다. 한 면만 가지고 어떤 것이 최적이라고 단정 짓기는 어렵기 때문이다.
회로를 구성하면서 이렇게 여러 방법으로 회로를 만들 수 있음을 알 수 있어서 이론으로만 알았던 디지털을 실험을 하면서 더 쉽게 이해
|
|
|
회로에 프로브를 꼭 부착하여 빈 화면이 결과로 나타나지 않기를 유의한다.
6. 참고문헌
- 기초전자실험 with PSpice
P.152~163 1. 실험 목표
2. 관련이론
2-1 기초 이론
2-2 소개
2-3 소자(부품) 소개
3. PSpice 시뮬레이션
3-1 시뮬레이션
|
|
|
회로 설계 해보기
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
1
1
0
1
∴
00
01
11
10
00
0
0
0
0
01
0
0
0
0
11
1
0
0
1
10
0
0
0
0
∴
00
01
11
10
00
0
0
0
1
01
0
0
0
0
11
0
0
0
1
10
0
0
0
1
∴
00
01
11
10
00
0
1
0
0
01
0
0
0
0
11
0
0
0
0
10
0
1
0
0
∴ ■ 실험 목표
■ 사용 부품
■
|
|
|
. 표 14-4만 보더라도 IT와 RT를 곱하면 V가 일정하게 나옴을 알 수 있다. 다 만 정확히는 나오진 않지만 허용오차를 제외한다면 비슷한 데이터 값을 얻을 수 있다 실험목적
이론적 배경
시뮬레이션
예비 점검
실험 결과
실험 고찰
|
|
|
회로 실험
4) 중간 탭 변압기를 이용한 전파 정류회로
㉠ 스위치 S1 , S2 : Close , S3 : Open
측정전압
피크-피크 전압(VPP)
직류전압(V)
입력전압(VAC)
9.6
0.034
출력전압(VDC)
1.4
0.267
입력전압
출력전압
- 분석
S3가 Open 상태이므로 이 회로는 다이오드를 1
|
|
|
논리 AND 게이트 실험 시 VO를 어디를 찍어 측정해야 하는지 정확하게 파악하여야 한다.
⇒ 브리지 회로에서 대칭적인 구조로 연결되어 있는 값은 이론상으로 같은 값이 나와야 하는데 약간의 오차가 있었다. 이는 같은 소자를 사용하더라도
|
|
메뉴펼치기
