|
같게 출력 되었다.
3. AND 게이트나 OR 게이트의 출력에 MOT 게이트를 연결하면 어떤 결과가 얻어질까?
아마도 반대되는 결과를 가져 올 것이다. 1.목적
2.이론
3.간단한문제
4.실험기기 및 부품
5.실험방법
6.이론치및예상결과
7.참고문헌
|
- 페이지 6페이지
- 가격 500원
- 등록일 2004.10.05
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
실험 회로에서 R1과 L1을 제거하고 S1과 S2를 단락시킨 상태에서 L2=100mH을 위치시킨 후 신호 발생기를 이용하여 1㎑,10V사인파를 인가한 후 R2=100Ω, 20Ω, 5Ω인 각각의 경우에 대하여 D-E양단의 전압 파형을 관찰하고 묘사하라.
(6)L2=1mH로 대치시킨
|
- 페이지 10페이지
- 가격 1,000원
- 등록일 2002.05.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험을 위하여 회로를 그대로 두어라.
[실험2 : 브리지 위상 편이 회로 실험]
(6)오실로스코프의 접지를 C노드에서 차단하여 D노드에 연결하라. 오실로스코프의 입력 단자를 B노드에서 차단하여 A노드에 연결하라. 지금 오실로스코프는 저항R1
|
- 페이지 7페이지
- 가격 1,000원
- 등록일 2010.06.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로에서 회로에 대한 중첩의 원리를 적용할 때 V2는 단락회로대체된다.
(5) 위의 그림에서 R5에 걸리는 전압은 V이다.
(6) 위의 2번의 회로에서 R1에 흐르는 전류는 A이다. 1.실험 목적
2.실험이론
3.실험 방법 및 회로도
4.예비보고서
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2002.05.07
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
. 예비보고서 및 결과보고서가 같이 들어 있습니다.
1.Logic gates
2.Logic gates-TTL gates와 deMorgan의 법칙
3. RS-Latch 및 D-LAtch
4.JK flip-flop
5.Shift Register
6. 이진계수기
7. 십진계수기
8. Decoder와 Encoder
9. 덧셈회로(Adder)
10.OP AMP
|
- 페이지 92페이지
- 가격 3,000원
- 등록일 2004.04.29
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|