|
등가전원의 대치시 유의점은 대치된 부분은 그 외부에 대해서는 등가적이지만 그 내부에 대해서는 그렇지 않다는 것이다.
(a)
(b)
▲ 테브난(Theverin)의 정리와 놀턴(Norton)의 정리
다음 그림(a)에서 두 번의 등가전원의 대치를 거쳐서 동도 (c)를
|
|
|
테브난의 정리나 노턴의 정리를 이용하면, 임의의 회로망을 등가전원(전압원 또는 전류원)과 등가 임피던스의 등가회로로 대치할 수 있으며, 이를 이용하여 부하저항에서의 전압이나 전류를 쉽게 구할 수 있다.
그런데, 선형의 회로망 내에
|
|
|
전원
4. 전압원
5. 전류원
6. 전원의 결합
7. 키르히호프의 법칙
8. 전원 변환
9. 중첩원리
10. 테브난/노턴 등가회로
11. 등가 저항
실험방법
실험 1. 테브난의 등가회로
실험 2. 노턴의 등가회로
실험 3. 휘트스톤 브릿지 회로
예상결과
|
|
|
단자 A와 B 사이에 나타나는 저항이므로
가 되어, 그림 2d와 같은 테브난 등가회로가 구성된다. 아울러 부하 저항에 흐르는 전류와 걸리는 전압은 식(3)으로 주어진다.
그림 3 두 개의 전원을 갖는 회로
2. 예비보고서
(1) 그림 4의 회로에 대해 테
|
|
|
1. 실험 목적
(1) 복잡한 회로를 하나의 전원과 하나의 저항으로 구성된 등가회로로 표현하는 방법으로 테브난의 정
리 및 노튼의 정리를 이해하고, 실험을 통해 확인한다. (2) 전원이 갖고 있는 내부 저항의 영향이 실험 결과에 미치는 영향을
|
|
 |
등가회로 22
<그림 5> HVDC송전과 HVAC송전의 경제성 비교 23
<그림 6> 국가별 수출 현황 30
<그림 7> 국가별 수입 현황 31
<그림 8> 자체기술개발시 문제점 34
<그림 9> 기술개발에 대한 정부의 지원정책 35
<그림 10> 기술개발의 추진방법 35
<그림 11
|
|
 |
그 림 3 ≫
10[V] 전원 값을 제거 했을 때의 각각에 걸리는 전류 값과 15[V] 전원 값을 제거 했을 때의 전류 값들의 합을 더하면 원래 회로의 전류 값과 같다는 사실을 알 수 있다. ● 중첩의 원리
● 테브난의 정리
● 노턴의 정리
|
|
메뉴펼치기
