|
a'cd
1) ab 가 01,11 이며, cd 가 11 인 경우 : bcd
그러므로 f = ac'd'+ab'd'+a'cd+bcd 가 됩니다.
REPORT
(카르노도 정리)
학과:방송영상산업학과
학번:99171035
성명:윤종순
과목:디지털 공학
교수님:권영해
제출일:03.11.24 1. 조합논리회로
2. 순차논리회로
|
|
|
부울대수의 공리와 정리를 이용
Y=B+BC+ABC
=B+BC+BC+ABC
=B(C+)+BC(+A)
= B+BC
② 카르노 맵 이용방법
Y
AB
C
00
01
11
10
0
0
1
0
0
1
0
1
1
0
Y= B+BC 1. 부울대수
2. 부울대수의 기본공리
3. 부울대수의 제반 정리
4. 조합논리회로
5. 카르노 맵(Karnaugh Map)
6.
|
|
|
간소화된 불리언 식에 대한 2-level AND-OR(NAND-NAND) 또는 OR-AND(NOR-NOR) 로직 회로를 설계하여라.
2-level AND-OR(NAND-NAND) logic 회로도
(4) XOR gate를 이용하여 보다 간소화된 다단계 조합 논리 회로를 설계하여라.
= + + + =
= + + +
= ( + ) + (+)
= () +
다
|
|
|
어 실제 회로 설계와 문제 해결 능력을 키우는 데 중요한 역할을 했다. 결론적으로, 부울 대수와 논리 조합 실험은 전기공학적 접근의 기초를 다지고 실무에 필요한 기술적 소양을 함양하는 데 있어 매우 유익한 경험이었다. 앞으로 이러한 기
|
|
|
gate를 이용하여, control 신호에 의해서 data 신호가 제어되는 원리를 설명하시오.
6. 실험 5의 (b)에서 NOR gate를 이용하여, control 신호에 의해서 data 신호가 제어되는 원리를 설명하시오.
6. 필요한 결과
표 2-1
A
X
Y
0
+5
표2-2 표 2-3 표2-4 표 2-5
A
Y
0
+5
A
|
|
|
부울대수의 정리와 공리를 실험해 본 것은 아니었지만 몇 가지 정리와 공리를 직접 회로 설계와 시뮬레이션을 통해서 알아본 결과가 일치했기 때문에 나머지 공리와 정리도 성립할 것이라 예상할 수 있었다. 시간이 허락한다면 시뮬레이션으
|
|
|
부울대수 F=(A+B)(A+B)를 설계하고자 할때 NOT,AND,OR 소자를
이용하는 방법, NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법, 이렇게
3가지의 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를
설계한다면
|
|
|
부울대수 F=(A+B)(A+B)를 설계하고자 할때 NAND 소자만으로 설계하는 방법, NOR 소자만으로 설계하는 방법이 있음을 알 수 있었다. 그러나 무엇보다도 부울식을 간략화 하여 회로를 설계한다면 훨씬 간단하고 비용도 절감된다는 사실을 알게 되었
|
|
|
E. 스트링은 겹따음표(\")로 둘러싸며 한 라인을 넘을 수 없다.
-> 줄바꿈 \\n, \\t, \\n,\\\\,\\, %% 등을 사용할 수 있다.
F. 시스템 기능 연산자를 사용할 수 있다.
ex) $ 시스템 기능, $stop
G. 시간 지연 연산자를 사용할 수 있다.
ex) # 값
H. 컴파일러
|
|
|
논리 게이트들, 대한전자공학회
서요한(1986), 논리 게이트의 테스트를 위한 최적 패턴의 산출에 관한 연구, 조선대학교
이옥란(2008), 논리 및 부울대수에 관한 연구, 인제대학교
정성문(2011), 임베디드 네트워크를 위한 가상화 기반의 게이트
|
|
메뉴펼치기
