|
제목 : 고속 동작 덧셈기 설계
2. 설계 목적
3. 설계 내용
4. 분석
1) CLA (Carry Look Ahead Adder)
3) CSA (Carry Select Adder)
2) 4bit CLA Block 4개를 연결하여 16bit CLA 구현을 해준다.
5. 시험 및 평가
* 16 bit CLA
6. 논의사항
참고서적
|
|
|
회로를 설계하고 Pspice 와 쿼터스의 시뮬레이션을 통해 일단 예상되는 결과를 도출해보았다. 그런 후에 작성한 회로와 보드의 동작이 그 결과와 일치함을 확인하였다.
7.Analysis
이번 실험들은 대체적으로 기본적인 논리소자들을 이용하고 간단
|
|
|
논리 회로의 기본 개념을 이해할 수 있었다. 근 3년 만에 해보는 실험이라 많이 더디고, 힘들었지만, 그 원리를 알게 되니 정말 재미있는 시험이었다. 미숙한 실력으로
PSPICE를 이용했지만, 앞으로는 점차 나아질 거라 믿고, 꾸준히 도전해야 겠
|
|
|
Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설계
2. 목적
3. 목표 및 기준 설정
4. 합성 및 분석
5. 시험 및
|
|
|
디지털 전환배경과 정책과제, 방송연구 2000년 겨울호
김광호(2002) - 문화방송 디지털지상파방송 비교시험의 의의 및 전망, 방송21
김광호·이수영·정상윤·정인숙(2002) - 지상파 디지털 방송--현실과 전망(연구보고서), KBS
김국진(2001) - 방송의
|
|
|
4비트 산술 논리 회로의 기능을 시험하기 위한 테스트 기구도 필요하다. 예를 들어, LED, 스위치, 저항과 같은 기본 전자 부품은 회로의 입력과 출력을 시각적으로 확인하는 데 도움이 된다. 또한, 맥스 트랜지스터와 같은 통합 회로(IC)를 사용
|
|
|
논리를 극복하고 지금까지 투여했던 비용과 시간을 미래 디지털산업을 위한 자양분으로 소화시키고 이번 비교시험 결과를 겸허히 수렴하여 이제라도 방식에 대한 전면적 재검토에 나서주기를 바란다.
디지털방송 방식은 방송사들의 문제가
|
|
|
논리를 극복하고 지금까지 투여했던 비용과 시간을 미래 디지털산업을 위한 자양분으로 소화시키고 이번 비교시험 결과를 겸허히 수렴하여 이제라도 방식에 대한 전면적 재검토에 나서주기를 바란다.
디지털방송 방식은 방송사들의 문제가
|
|
|
디지털 전환이 순조롭게 진행되지 못할 것임을 예고하는 것이다.
우리나라의 방송, 나아가 정보통신 기술체제, 그리고 더 크게는 우리나라의 기술체제는 대체로 위로부터의 정책적 결정에 따라 확산되었다. 경제와 산업의 논리에 따라 그때
|
|
|
회로의 신호회로에서 47kΩ에 이러한 전류가 흐르는 경우는 드물다(흐를 때는 1.63mA×47kΩ으로 되어 76.6V가 걸리는 경우이다)>> 1. 오실로스코프의 정의
2.디지털 오실로스코프의 특징
3.전면판넬 단자의 설명
1) 궤적회전(Trace Rotation
|
|
메뉴펼치기
