|
실험 2(d)에 대한 순환형 시프트 레지스터의 파형.
표 10-7E 쿼너리 링카운터(43210)
Count
Pulse
LED1
LED2
LED3
LED4
LED5
0
L
D
D
D
D
1
2
3
4
5
6
7
Clock
Q1
Q2
Q3
Q4
Q5
그림 10-6 실험 3의 쿼너리 카운터에 대한 파형.
표 10-8 트위스트된 링카운터
Count
Pulse
LED1
LED2
LED3
LE
|
|
|
PC 한 대
FPGA package 1개
Logic tester
4. 실험과정
1. NAND gate를 이용한 다음 회로를 programming하면, 이 회로에서 data 신호가 control 신호에 의해 제어되는 과정을 관찰할 수 있다. 다음 회로를 구성하고, 표에 결과 값을 기입하라.
표7-1
control signal
input dat
|
|
|
회로는 안정된 상태를 유지하게 되고, 신호가 소거된 후에는 다른 안정된 상태로 남게 된다. 마찬가지 방법에서, 두 번째 신호는 이 회로를 다른 안정된 상태에서 원래의 안정상태로 바꿀 수 있다.
4. 실험 과정
실험의 각 부분에서 지시된 점
|
|
|
실험기기 및 부품
오실로스코오프(CRO) : dc 결합된 입력과 전압측정이 가능한 것.
직류전원공급기 : +5V, 50mA이상
74HC04 : 6개의 인버트 게이트
555 : 타이머
SWG : +5V, 100Hz에서 10kHz 또는 50μs 단일펄스
캐패시터 : 1μF, 10μF, 1, 470
LED : 붉은색
스위치 뱅
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ Voltage Follower
Voltage Follower란 Input 신호와 동일한 신호가 Ouput으로 나오는 회로를 말한다. 즉, 전압의 증폭도가 1인 증폭회로로서 전압은 Gain이 0이다. 하지만 전류를 증폭시킨다.
Voltage Follower는 In
|
|
|
회로에서 Equqation을 세우면
전압 는 과 사이의 과 에 의한 전압 분배 형태이다. 따라서 전압 형태로 방정식을 세우면
Gain 방정식 을 구하기 위해 을 치환하면
여기서 가 매우 크면(이상적 연산 증폭기는 무한대) 다음과
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 회로의 주파수 응답
정현파 주파수가 변화할 경우 정현파 입력신호에 대한 회로 정상상태 응답에 대한 설명이다. 또한 입력 주파수 변화에 따라 출력신호의 Gain과 위상차가 변한다. 전달함수를 이용
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 직렬 공진회로
(그림 1) (그림 2.a) (그림 2.b)
저항 성분이 없는 순수한 LC회로는 극단적인 주파수 응답특성을 보이기 때문에 실제로 저항을 결합하여 사용한다. 즉 (그림 1) 직렬 RLC회로의 저항 R
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
메뉴펼치기
