|
제1장 컴퓨터와 디지털 논리회로
1. 디지털 시스템
(1) 시스템의 정의
(2) 아날로그와 디지털
1) 데이터의 표현 방법
① 아날로그 방식: 데이터를 연속적인 값(continuous value)으로 표현
② 디지털 방식: 연속적인 값을 근사하여 이산적인 값(disc
|
|
|
서강대학교 21년도 디지털논리회로실험 2주차 보고서 (A+자료) - Logic Gates, FPGA
목차
0. 목적
1.이론
2.실험결과
3.검토사항
4.설계과제(토의)
5.참고자료
0. 목적
디지털 논리회로 실험의 목적은 다양한 논리 게이트의 동작 원리
|
|
|
서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 5주차에서는 반
|
|
|
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
A-F)를 표시하는 데 적합하며,
|
|
|
서강대학교 21년도 디지털논리회로실험 3주차 결과레포트 (A+자료) - Decoder, 7-Segment Display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리회로 실험에서 디코더와 7세그먼트 디
|
|
|
서강대학교 21년도 디지털논리회로실험 6주차 결과레포트 (A+자료) - Flip-flop, Registers
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험에서 플립플롭과 레지스터의 이
|
|
|
서강대학교 21년도 디지털논리회로실험 7주차 결과레포트 (A+자료) - Counter, State Machine, State Diagram
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 7주차는 카운터,
|
|
|
서강대학교 21년도 디지털논리회로실험 9주차 결과레포트 (A+자료) - ROM, RAM, Dot matrix, key matrix
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 9주차에서는 ROM, RAM,
|
|
|
서강대학교 21년도 디지털논리회로실험 4주차 결과레포트 (A+자료) - Multiplexer, Tri-State, Exclusive-OR gate
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 4주차에서는
|
|
|
서강대학교 21년도 디지털논리회로실험 프로젝트 3단계 보고서 (A+자료)
목차
1. Block Diagram
2. 각 모듈 설명
3. 동작 결과 및 설명
4. Pin Mapping
5. FPGA 사용량 확인을 위한 Design Summary
1. Block Diagram
Block Diagram은 시스템의 구성 요소
|
|
메뉴펼치기
