|
서강대학교 21년도 디지털논리회로실험 5주차 결과레포트 (A+자료) - Half-Adder, Full-Adder, 2's complement
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
디지털 논리 회로 실험의 5주차에서는 반
|
|
|
서강대학교 21년도 디지털논리회로실험 8주차 결과레포트 (A+자료) - Shift Register, Multiplier, 4-digit 7-segment display
목차
1. 목적
2. 이론
3. 실험결과
4. 검토사항
5. 설계과제(토의)
6. 참고자료
1. 목적
A-F)를 표시하는 데 적합하며,
|
|
|
디지털공학개론_논리회로와 부울대수, 카로노맵의 기본개념을 정리하고 이들간의 상관관계를 긍정적인 측면에서 설명하시오.
목차
1.논리회로
2.부울대수
3.카르노맵
4.상관관계
1) 논리회로와 카르노맵
2) 부울대수와 논리회로
|
|
|
디지털공학개론_논리회로와 부울대수, 카로노맵의 기본개념을 정리하고 이들간의 상관관계를 긍정적인 측면에서 설명하시오.
목차
1.논리회로
2.부울대수
3.카르노맵
4.상관관계
1) 논리회로와 카르노맵
2) 부울대수와 논리회로
|
|
|
디지털논리회로 (논리 게이트)
목차
Ⅰ. 개요
1. 논리게이트의 기본 개념
2. 종류
3. 응용
4. 논리게이트 표현법
Ⅱ. BUFFER 게이트
Ⅲ. NOT 게이트
Ⅳ. AND 게이트
Ⅴ. OR 게이트
Ⅵ. NAND 게이트
Ⅶ. NOR 게이트
Ⅷ. XOR 게이트
|
|
|
|
디지털논리회로 - VHDL을 이용한 inertial delay와 transport delay 확인
목차
1. 서론
2. VHDL 지연 모델 개요
3. Inertial Delay 구현 및 특성
4. Transport Delay 구현 및 특성
5. 시뮬레이션 결과 분석
6. 결론
디지털논리회로 - VHDL을 이용한 iner
|
|
|
|
디지털논리회로 - 고속 동작 곱셈기 설계
목차
1. 서론
2. 고속 동작 곱셈기의 개념
3. 설계 방법론
4. 회로 구현 및 최적화
5. 성능 분석
6. 결론
디지털논리회로 - 고속 동작 곱셈기 설계
1. 서론
디지털 논리회로는 현대
|
|
|
|
디지털논리회로 실습 7-segment 과제
목차
1. 7-segment 디스플레이 개요
2. 회로 구성 및 설계
3. 실습 과정
4. 결과 분석
5. 문제점 및 개선 방안
6. 결론
디지털논리회로 실습 7-segment 과제
1. 7-segment 디스플레이 개요
7-세그먼
|
|
|
논리회로는 바로 구현 될 수 있다( 이 회로구성은 복습문제에서 다루기로 한다). 각 항을 D로 인수분해 함으로써 무효 코드에 대한 다른 표현식을 얻을 수 있다. 보고서에 제공된 난에 새로운 표현식을 적어라.
4. TTL 논리에서 LOW는 (16mA) 위반하
|
|
|
디지털 실험에서는 전압(V)를 측정하는 것이 아니면 오차는 없을 것 같다.
결과 및 토론
이번 실험에서는 무효 BCD-코드 감지기에 대한 진리표를 작성하고 또한 카르노맵을 이용하여 표현식을 간소화, 다시 간소화된 표현식을 구현한 후 회로
|
|
메뉴펼치기
