|
디지털 방송(성안당)
-여운동· 정의섭· 김강희, PDP 고효율· 고화질· 저가격화를 위한 연구개발 동향(한국과학기술정보연구원)
-김강희· 정의섭· 여운동, 3D Display 시장에서 본 3D 디스플레이 개발 동향(한국과학기술정보연구원)
-여운동·
|
|
|
있는 회로를 설계하였다. 2진수방식으로 표현된 디지털 회로의 출력을 10진수 방식인 7-segment LED로 바꿔주기 위해서 Decoder를 사용하였고, 7-segment / Decoder에 대한 진리표를 카르노 맵을 이용하여 불리언 식으로 표현해 보았다.
이번 실험은 비교
|
|
|
9.1 이론적 배경
- 계수 회로는 시간 펄스의 수를 세거나 제어장치에서 각종 회로의 동작을 제어하는ㄷ p에주용한 역할을 하는 회로이며 대표적인 순서 논리 회로 중의 하나
- 계수기는 입력 펄스에 의해 미리 정해진 순서대로 플립플롭 회로
|
|
|
하나의 ROM이고 조합회로이므로 디지털에서 본 바와 같은 식을 세워 설계한다.
3비트 변환기를 위해서는 7개의 비교기가 필요한 것이므로 일반적으로 n 비트변환기에는
{ 2}^{n-1 }
개의 비교기가 소요된다.
예를들어 최대 입력전압이 V일 때 3비
|
|
|
회로를 구성한다.
5. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5.
|
|
|
갖고있는 소리크기의 수용한계에 맞추어 그 음량변화 값의 범위에 맞게 압축시키는 작업을 뜻하는 것입니다.
4) 저역(Bass)관리
낮은 주파수대의 신호를 적절한 스피커로 전송하는 역할을 하는 A/V 리시버나 디지털 컨트롤러 안에 있는 회로를
|
|
|
회로뿐만 아니라 전파 정류회로 및 브리지 정류회로의 특성도 살펴보고 서로 비교해보자. 방법은 온라인 실험이므로 Pspice로 설계 후 값을 얻고 식으로 얻을 수 있는 이론값과 비교해본다.
2. 실험 준비물
- DC 파워 서플라이, 디지털 멀티미
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
회로기초및응용, 상학당, 남상엽 외2명, 06년7월1일, 271p~273p
②전자통신기초실험, 상학당, 전자통신연구회, 06년8월25일, 165p~173p
③전자회로실험, 청문각, 김경태 외1명, 03년1월15일, 156p~157p
④전자회로실험, 내하출판사, 김현후 외1명, 05년2월20일
|
|
|
), 7476(JK F/F), 7448(Decoder)
저항 : RS래치용(5K, 3.9K), 발진(47K * 2), 스피커 출력(1K)
커패시터 : 발진(1uF), 리셋스위치용(33u)
세그먼트, 스피커, 스위치
전체회로도 ․ 동작설명
․ 부분별 설계과정
․ 부품목록
․ 전체 회로도
|
|
메뉴펼치기
