 |
회로도
1. Robot System 회로도
2. Receiver System 회로도
3. AVR ISP Programmer 회로도
Ⅳ. 실험
1.Robot부분 TEST---------------------------
1) Robot_Main부분 Test
2) Receive LCD Part TEST
Ⅴ. 결과고찰-------------------------------
Ⅵ. 결론-----------------------------------
|
|
|
rding Length : 250K
Trigger Position : 40
Cycles : 5 10 5 25 5
2.3.2 실험 방법
[그림 1-3] 3차권선 실험 계통도 등가회로
[그림 2]는 사고전류제한기의 실험 계통도를 나타내었으며 [그림 3]는 이 계통을 등가회로로 나타내었다.
사고전류제한기의 특성을 알아
|
|
|
울릴때 계속 안누르면 50번까지만 울리고 자동 해제 기능.
- 1개 세그먼트 단위로 알람시간 셋팅 기능
입니다...
첨부파일에는 프로그램소스, 보고서한글파일, 보고서 PPT파일, 하드웨어 사진, 회로도 등이 포함되어 있습니다.
|
|
|
실험
5.1 조작부 회로기판
< LCD 부착 전 >
< LCD 부착 후 >
< 조작부 뒷 판 >
[그림 5-1] 조작부 회로기판
5.2 동작부 회로기판
< 동작부 회로기판 앞 >
< 동작부 회로기판 뒤 >
[그림 5-2] 동작부 회로기판 앞뒤
5.3 동작부 몸통(회로
|
|
|
디지털 액자 제작을 위한 하드웨어 구현과 소프트웨어를 설계하였다. 디지털액자를 설계하기까지 많은 시행착오가 있었다. MCU 회로 설계 과정, RS-232 통신 문제 등 이런 문제들을 해결하기 위해 인터넷에서 조사한 회로를 보고 우선 회로에 대
|
|
|
회로설계 시 필요한 많은 이론과 실험 수업을 통해 실제적인 지식을 적용시켜 작품을 만들어 낸 것은 보람이 있었다. 학부 과정 중 배운 이론을 토대로 시물레이션(P-SPICE)을 이용해 회로를 디자인하고 실제로 제작을 해보는 과정에서 제작 시
|
|
|
회로
KA4558 (Dual Operational Amplifier)
그림 46. 4558 데이터 시트
5.2 Clean Boost - 클린 부스트
그림 47. Clean Boost 전체 회로
5.3 Fuzz - 퍼즈
그림 48. Fuzz 전체 회로
5.4 Delay - 딜레이
그림 49. Delay 전체 회로
PT2399 (Single Chip Echo Processor IC)
그림 50. PT2399 PIN 배
|
|
|
digital
http://www.kps.or.kr/~pht
http://blog.naver.com/limnico
http://www.withche.com/main
http://blog.naver.com/ejawa75
http://www.lgphilips-lcd.com/homeContain/jsp/kor/tech
기술정보
Samsung electronics (LTPS TFT LCD / Hyun Jae Kim)
LG electronic - 이형수
TFT-LCD Reaserch Center, KyungHee Univ. -
|
|
|
회로를 통해 실시간으로 모니터링 할 수 있게 한다.
<그림 4-16> 시스템 구성도
4.5.3 시뮬레이션
○ 모터의 파라미터 선정
정격용량() = 19.9[kW]
정격전압() = 260[V]
정격전류() = 90[A]
정격속도() = 1850[rpm] 1850×=193.728[rad/s]
전기자 등가저항() = 0.35
|
|
|
회로의 발전과 과제-Ubiquitous환경의 도래에 따른 정부전략”, 지방정부학회 추계학술대회, 2004.
주상돈, “유비쿼터스 공간기술 및 서비스 동향: 시공자재시대의 사이버국토 구축”, 국토연구, 2004.
심빈구, “자바 멀티미디어 JMF”, JMF1_심빈구
|
|
메뉴펼치기
